Output options Adjustable Output, Negative Output Iout (Max) (A) 0.2 Vin (Max) (V) -3 Vin (Min) (V) -36 Vout (Max) (V) -1.2 Vout (Min) (V) -33 Fixed output options (V) 0 Noise (uVrms) 15 Iq (Typ) (mA) 0.05 Thermal resistance θJA (°C/W) 69.3 Load capacitance (Min) (µF) 2.2 Rating HiRel Enhanced Product Regulated outputs (#) 1 Features Enable, Soft Start Accuracy (%) 2.5 PSRR @ 100 KHz (dB) 55 Dropout voltage (Vdo) (Typ) (mV) 216 Operating temperature range (C) -55 to 125 open-in-new その他の リニア・レギュレータ(LDO)


HVSSOP (DGN) 8 15 mm² 3 x 4.9 open-in-new その他の リニア・レギュレータ(LDO)


  • Input Voltage Range: –3V to –36V
  • Noise:
    • 14µVRMS (20Hz to 20kHz)
    • 15.1µVRMS (10Hz to 100kHz)
  • Power-Supply Ripple Rejection:
    • 72dB (120Hz)
    • ≥ 55dB (10Hz to 700kHz)
  • Adjustable Output: –1.18V to –35V
  • Maximum Output Current: 200mA
  • Dropout Voltage: 216mV at 100mA
  • Stable with Ceramic Capacitors ≥ 2.2µF
  • CMOS Logic-Level-Compatible Enable Pin
  • Built-In, Fixed, Current-Limit and Thermal Shutdown Protection
  • Available in High Thermal Performance MSOP-8 PowerPAD Package
open-in-new その他の リニア・レギュレータ(LDO)


The TPS7A3001 is a negative, high-voltage (–36V), ultralow-noise (15.1µVRMS, 72dB PSRR) linear regulator capable of sourcing a maximum load of 200mA.

These linear regulators include a CMOS logic-level-compatible enable pin and capacitor-programmable soft-start function that allows for customized power-management schemes. Other features available include built-in current limit and thermal shutdown protection to safeguard the device and system during fault conditions.

The TPS7A3001 is designed using bipolar technology, and is ideal for high-accuracy, high-precision instrumentation applications where clean voltage rails are critical to maximize system performance. This design makes it an excellent choice to power operational amplifiers, analog-to-digital converters (ADCs), digital-to-analog converters (DACs), and other high-performance analog circuitry.

In addition, the TPS7A3001 of linear regulators is suitable for post dc/dc converter regulation. By filtering out the output voltage ripple inherent to dc/dc switching conversion, maximum system performance is provided in sensitive instrumentation, test and measurement, audio, and RF applications.

For applications where positive and negative high-performance rails are required, consider TI’s TPS7A49xx family of positive high-voltage, ultralow-noise linear regulators.

open-in-new その他の リニア・レギュレータ(LDO)


= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 9
種類 タイトル 英語版のダウンロード 日付
* データシート Ultra Low Noise Negative Linear Regulator データシート 2011年 10月 20日
アプリケーション・ノート A Topical Index of TI LDO Application Notes 2019年 6月 27日
技術記事 LDO basics: capacitor vs. capacitance 2018年 8月 1日
技術記事 LDO Basics: Preventing reverse current 2018年 7月 25日
技術記事 LDO basics: introduction to quiescent current 2018年 6月 20日
技術記事 LDO basics: noise – part 1 2017年 6月 14日
セレクション・ガイド TI Components for Aerospace and Defense Guide 2017年 3月 22日
VID TPS7A3001-EP VID V6211619 2016年 6月 21日
放射線と信頼性レポート TPS7A3001MDGNTEP Reliability Report 2015年 2月 6日




評価基板 ダウンロード
document-generic ユーザー・ガイド
TPS7A30-49EVM-567は、TPS7A3001とTPS7A4901DGN (3mm x 5mm MSOP-8)パッケージのLDOリニア・レギュレータ評価用にフルに組み立て/テストされた評価基板です。TPS7A30-49EVM-567 は出力-15V、+15V それぞれ独立した回路が含まれています。これらの -15V と +15V の電源ラインは独立した回路構成となっており、評価を容易にするために、同モジュール上に搭載してあります。
  • 幅広い入力電圧範囲:TPS7A4901 (3.0V to 36V), TPS7A3001 (-3.0V to -36V)
  • 負荷、ライン、温度に対する.5%の精度
  • >2µFのセラミック出力コンデンサで安定動作
  • 低ノイズ/高PSRR
  • プログラマブル・ソフトスタート


シミュレーション・モデル ダウンロード
SBVM023A.ZIP (50 KB) - PSpice Model
シミュレーション・モデル ダウンロード
SBVM214A.ZIP (13 KB) - TINA-TI Spice Model
シミュレーション・モデル ダウンロード
SBVM215A.TSC (107 KB) - TINA-TI Reference Design
シミュレーション・モデル ダウンロード
SBVM664.ZIP (2 KB) - PSpice Model


リファレンス・デザイン ダウンロード
TIDA-00300 This reference design provides a simple means through which to isolate I2C or SPI type communication lines. This is often required in Grid Infrastructure applications such as, protertion relays and circuit breakers, where high voltages are involved. This reference design provides the complete (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.B)
リファレンス・デザイン ダウンロード
高性能 DAQ システムの EMI 効果排除向けマルチレール電源のリファレンス・デザイン
TIDA-01054 — TIDA-01054 リファレンス・デザインは LM53635 降圧コンバータを使用し、16 ビット超のデータ・アクイジション(DAQ)システムに EMI がもたらす性能低下の影響を排除します。降圧コンバータにより、基板面積を節減するとともに EMI によるノイズ劣化を招かずに、電源ソリューションをシグナルパスに近接配置できます。このリファレンス・デザインにより、20 ビットの1MSPS 逐次比較型(SAR)ADC を使用する場合に、100.13dB のシステム SNR 性能を実現できます。これは、外部電源を使用する場合の 100.14dB という SNR 性能に匹敵する値です。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
リファレンス・デザイン ダウンロード
高性能 DAQ システム向け ADC リファレンス電圧バッファ最適化のリファレンス・デザイン
TIDA-01055 — TIDA-01055 は高性能 DAQ システムのリファレンス・デザインで、TI の高速オペアンプ OPA837 の使用により ADC リファレンス・バッファを最適化し、SNR 特性の改善と消費電力の低減を実現します。複合バッファ構成で使用され、従来のオペアンプに比べ消費電力を 22% 改善します。バッファ内蔵リファレンス電圧源は多くの場合、チャネル数の多いシステムでの最適性能の実現に必要な駆動能力が不足しています。  このリファレンス・デザインは複数の ADC を駆動可能なほか、18 ビット 2MSPS 逐次比較型(SAR)ADC を使用して、15.77 ビットのシステム ENOB(実効ビット数)を実現します。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
リファレンス・デザイン ダウンロード
10Vpp の真の差動入力に対応し、信号ダイナミック・レンジを最大化する最大 20 ビットの ADC のリファレンス・デザイン
TIDA-01057 — This reference design is designed for high performance data acquisition(DAQ) systems to improve the dynamic range of 20 bit differential input ADCs. Many DAQ systems require the measurement capability at a wide FSR (Full Scale Range) in order to obtain sufficient signal dynamic range. Many earlier (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
リファレンス・デザイン ダウンロード
電源効率の最適化と EMI の最小化を実現する 20 ビット、1MSPS DAQ(データ・アクイジション)のリファレンス・デザイン
TIDA-01056 — This reference design for high performance data acquisition (DAQ) systems optimizes power stage in order to reduce power consumption and minimize the effect of EMI from switching regulator by using LMS3635-Q1 buck converter.  This reference designs yields 7.2% efficiency improvement at most (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
リファレンス・デザイン ダウンロード
自動試験装置向け、FPGA 使用とデータ・スループットを最適化するリファレンス・デザイン
TIDA-01051 — TIDA-01051 リファレンス・デザインは、自動試験機器(ATE)などの非常にチャネル数の多いデータ・アクイジション(DAQ)システムのチャネル密度、統合、消費電力、クロック・ディストリビューション、シグナル・チェーン性能を最適化します。TI の DS90C383B などのシリアライザを使用して、多くの同時サンプリング ADC の出力を複数の LVDS ラインに組み合わせることにより、ホスト FPGA が処理する必要のあるピン数を大幅に低減できます。  その結果、単一 FPGA による非常に多くの DAQ チャネル処理が可能になり、ボード配線の複雑さを大幅に軽減できます。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
リファレンス・デザイン ダウンロード
TIDA-00738 TI Design リファレンス・デザイン TIDA-00738 は、単一シャントと、AMC1304Mx5 (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
18 ビット SAR(逐次比較型)データ・コンバータ向けに最適化されたアナログ・フロント・エンド DAQ(データ・アクイジション)システムのリファレンス・デザイン
TIDA-01050 — TIDA-01050 リファレンス・デザインは自動試験機器に付随する、統合、消費電力、性能、クロッキングの課題を改善します。いかなる ATE(自動試験機器)にも使用できますが、多数の入力チャネルを必要とするシステムに特に最適です。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
負電源を使用してフルスケール THD を改善する ADC ドライバのリファレンス・デザイン
TIDA-01052 — TIDA-01052 リファレンス・デザインは、アナログ・フロント・エンド・ドライバ・アンプでグランドの代わりに負の電圧レールを使用する際に見られるシステム性能の向上を実現します。このコンセプトはすべてのアナログ・フロント・エンドに該当しますが、ここでは特に自動試験機器を対象としています。
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
HVSSOP (DGN) 8 オプションの表示



TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。


TI のトレーニングとビデオをすべて表示