イネーブル搭載、1A、高 PSRR、調整可能な超低ドロップアウト電圧レギュレータ

トップ

製品の詳細

パラメータ

Output options Adjustable Output Iout (Max) (A) 1 Vin (Max) (V) 6.5 Vin (Min) (V) 2.2 Vout (Max) (V) 6 Vout (Min) (V) 0.8 Noise (uVrms) 23 Iq (Typ) (mA) 0.06 Thermal resistance θJA (°C/W) 48 Load capacitance (Min) (µF) 4.7 Rating Catalog Regulated outputs (#) 1 Features Enable Accuracy (%) 3 PSRR @ 100 KHz (dB) 60 Dropout voltage (Vdo) (Typ) (mV) 170 Operating temperature range (C) -40 to 125 open-in-new その他の リニア・レギュレータ(LDO)

パッケージ|ピン|サイズ

VSON (DRB) 8 9 mm² 3 x 3 open-in-new その他の リニア・レギュレータ(LDO)

特長

  • Low-Dropout 1-A Regulator with Enable
  • Adjustable Output Voltage: 0.8 V to 6 V
  • Wide-Bandwidth High PSRR:
    • 80 dB at 1 kHz
    • 60 dB at 100 kHz
    • 54 dB at 1 MHz
  • Low Noise: 23.5 µVRMS typical (100 Hz to
    100 kHz)
  • Stable with a 4.7-µF Capacitance
  • Excellent Load and Line Transient Response
  • 3% Overall Accuracy (Over Load, Line,
    Temperature)
  • Overcurrent and Overtemperature Protection
  • Very Low Dropout: 170 mV Typical at 1 A
  • Package: 3-mm × 3-mm SON-8
open-in-new その他の リニア・レギュレータ(LDO)

概要

The TPS7A8101 low-dropout linear regulator (LDO) offers very good performance in noise and power-supply rejection ratio (PSRR) at the output. This LDO uses an advanced BiCMOS process and a PMOSFET pass device to achieve very low noise, excellent transient response, and excellent PSRR performance.

The TPS7A8101 device is stable with a 4.7-µF ceramic output capacitor, and uses a precision voltage reference and feedback loop to achieve a worst-case accuracy of 3% over all load, line, process, and temperature variations.

This device is fully specified over the temperature range of TJ = –40°C to 125&#deg;C and is offered in a 3-mm × 3-mm, SON-8 package with a thermal pad.

open-in-new その他の リニア・レギュレータ(LDO)
ダウンロード
おすすめの類似製品
open-in-new 製品の比較
機能は同じだが、ピン配列、またはパラメーターが同等ではない比較製品
TPS7A91 アクティブ 高精度、1A、低ノイズ、高 PSRR、調整可能な超低ドロップアウト電圧レギュレータ 1-A, low noise (4.7uVrms) LDO in a small package (2.5 mm x 2.5mm)
類似しているが機能が同等ではない比較製品
TPS7A88 アクティブ 1A、低ノイズ、高 PSRR、デュアルチャネル、調整可能な超低ドロップアウト電圧レギュレータ TPS7A88 is a dual-channel, low noise, 1-A LDO.

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 13
種類 タイトル 英語版のダウンロード 日付
* データシート TPS7A8101 Low-Noise, Wide-Bandwidth, High PSRR, Low-Dropout 1-A Linear Regulator データシート 2015年 3月 20日
アプリケーション・ノート A Topical Index of TI LDO Application Notes 2019年 6月 27日
セレクション・ガイド 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) 英語版をダウンロード (Rev.R) 2018年 9月 13日
技術記事 LDO basics: capacitor vs. capacitance 2018年 8月 1日
技術記事 LDO Basics: Preventing reverse current 2018年 7月 25日
技術記事 LDO basics: introduction to quiescent current 2018年 6月 20日
セレクション・ガイド Low Dropout Regulators Quick Reference Guide 2018年 3月 21日
セレクション・ガイド 低ドロップアウト(LDO)レギュレータ クイック・リファレンス・ガイド (Rev. N 翻訳版) 最新の英語版をダウンロード (Rev.P) 2017年 8月 15日
技術記事 LDO basics: noise – part 1 2017年 6月 14日
アプリケーション・ノート 4Q 2012 Issue Analog Applications Journal 2012年 9月 25日
アプリケーション・ノート LDO noise examined in detail 2012年 9月 25日
ユーザー・ガイド TPS7A81xxDRBEVM 2011年 12月 20日
アプリケーション・ノート What Gives in Dropout? Low Dropout Regulator Performance Near Dropout 2010年 10月 8日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボード ダウンロード
概要

The ADS58J64EVM is an evaluation board used to evaluate the ADS58J64 Integrated Receiver from Texas Instruments. The ADS58J64 is a low power, 14-bit, 500-MSPS, quad channel telecom receiver with a buffered analog input. The device supports JESD204B interface and data rates up to 10Gbps. The EVM has (...)

特長
  • Transformer-coupled signal input network, allows a single-ended signal source to the EVM
  • On board system clock generator (LMK04828) generates the FPGA reference clock, ADC sampling clock and SYSREFs for the high-speed JESD204B serial interface
  • Default transformer-coupled clock input network enables (...)
評価ボード ダウンロード
概要

The DAC38RF80EVM is the circuit board for evaluating DAC38RF80/84/90 digital-to-analog converters (DACs). The EVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate. It is designed to work with the FPGA-based pattern generator card TSW14J56EVM (Rev B and up). The available (...)

特長
  • Allows evaluation of DAC38RF80/84/90 up to 9-GSPS sampling rate
  • Supports up to 12.5-Gbps SerDes signaling rate across FMC
  • Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
  • AC-coupled output with 2:1 impedance transformer for (...)
評価ボード ダウンロード
概要
DAC38RF82EVM は DAC38RF82/83/85/93 D/A コンバータ(DAC)の評価のためのボードです。この EVM により、最大 9GSPS のサンプリング・レートの DAC の性能を評価できます。また、TSW14J56 EVM との組み合わせが可能です。使用可能な FMC コネクタにより、DAC から、サード・パーティー・ベンダの FPGA 開発ボードへのインターフェイスが可能になります。また、DAC とオンボードの LMK04828 クロック・チップを SPI 経由で制御するための使いやすいソフトウェア・インターフェイスも用意されています。
特長
  • DAC38RF82/83/85/93 を最大 9GSPS のサンプリング・レートで評価可能
  • FMC 経由で最大 12.5Gbps の SerDes シグナリング・レートをサポート
  • VCO を 2 個搭載した 低位相ノイズのオンチップ PLL を内蔵し、システム・クロック生成を簡素化。外部クロック・モードもサポート。
  • AC 結合型の差動出力と、平衡型から不平衡型への変換のためのオンボード 2:1 インピーダンス・トランス
  • 使いやすいソフトウェア・インターフェイスとデータ・パターン生成ツール
評価ボード ダウンロード
概要
The DAC38RF86 evaluation module (EVM) is the circuit board for evaluating DAC38RF86 digital-to-analog converters (DACs). The EVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate and is designed to work with the TSW14J56EVM (Rev B and up). The available FMC connector also (...)
特長
  • Allows evaluation of DAC38RF86 or DAC38RF96 up to 9-GSPS sampling rate
  • Supports up to 12.5-Gbps SerDes signaling rate across FMC
  • Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
  • AC-coupled output with integrated impedance transformer (...)
評価ボード ダウンロード
概要

The DAC38RF89 evaluation module (EVM) is the circuit board for evaluating DAC38RF89 digital-to-analog converters (DACs). The DAC38RFEVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate and is designed to work with the TSW14J56EVM (Rev B and up). The available FMC (...)

特長
  • Allows evaluation of DAC38RF89 up to 9-GSPS sampling rate
  • Supports up to 12.5-Gbps SerDes signaling rate across FMC
  • Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
  • AC-coupled output with integrated impedance transformer (DAC38RF89) for (...)
評価ボード ダウンロード
499
概要

DCA1000 評価基板 (EVM) は、TI の AWR と IWR の各レーダー・センサ EVM から取得する 2 レーンおよび 4 レーンの LVDS (低電圧差動信号伝送) トラフィックに対して、リアルタイム・データ・キャプチャとストリーミングを実施できます。1Gbps イーサネットを使用して、MMWAVE-STUDIO ツールを実行している PC 宛にこのデータをリアルタイムでストリーミング送信し、キャプチャと可視化を実行した後、選定したアプリケーションにその結果を渡し、データ処理とアルゴリズムの開発を進めることができます。

特長
  • ラボとモバイル・コレクションのシナリオをサポート
  • AWR/IWR の各レーダー・センサから LVDS データをキャプチャ
  • 1Gbps イーサネットを経由して出力をリアルタイムでストリーミング送信
  • 複数のオンボード・スイッチまたは GUI / ライブラリを使用して制御
評価ボード ダウンロード
399
概要
The LMK04610EVM features LMK04610 ultra Low-noise and low power JESD204B compliant Dual Loop Jitter Cleaner. With a power consumption of only 900 mW with all outputs running, LMK04610 supports sub-74 fs jitter (12 kHz to 20 MHz) using a low noise VCXO module. Integrated LDOs provide high PSRR that (...)
特長
  • Dual Loop Architecture with typical 60 fs rms from 10 kHz to 20 MHz  at 122.88 MHz output frequency
  • Integrated Loopfilter support easy prototyping
  • 0.9 W typical power consumption for 10 outputs at 122.88 MHz
  • Jumper configurable supplies with on-board LDOs and DCDC converters
  • GUI platform for full access (...)
評価ボード ダウンロード
499
概要
The LMK04616EVM features LMK04616 ultra Low-noise and low power JESD204B compliant Dual Loop Jitter Cleaner. With a power consumption of only 1200 mW with 16 outputs running, LMK04616 supports 65 fs jitter (12 kHz to 20 MHz) using a low noise VCXO module. Integrated LDOs provide high PSRR that (...)
特長
  • Dual Loop Architecture with typical 60 fs rms from 10 kHz to 20 MHz at 122.88 MHz output frequency
  • Integrated Loopfilter support easy prototyping
  • 1.2 W typical power consumption for 16 outputs at 122.88 MHz
  • Jumper configurable supplies with on-board LDOs and DCDC converters
  • GUI platform for full access (...)
評価ボード ダウンロード
399
概要

The LMK05028EVM is an evaluation module for the LMK05028 Network Clock Generator and Synchronizer. The EVM can be used for device evaluation, compliance testing, and system prototyping.
The LMK05028 integrates two Digital PLLs (DPLLs) with programmable bandwidth for input wander and jitter (...)

特長
  • Dual DPLLs with programmable bandwidths and Analog PLLs for frequency translation
  • 4 clock inputs supporting hitless switching and holdover
  • 8 differential or 16 LVCMOS output clocks or combination of both 
  • On-chip EEPROM for custom start-up clock clocks
  • Flexible oscillator options: onboard XOs, TCXO, or (...)
評価ボード ダウンロード
399
概要
The LMK05318EVM is an evaluation module for the LMK05318 Network Synchronizer Clock device.
The EVM can be used as a flexible, synchronous clock source for rapid evaluation, compliance testing, and system prototyping.  SMA ports provide access to the LMK05318 clock inputs and outputs for (...)
特長
  • One Digital PLL (DPLL) with programmable bandwidths and Two Fractional Analog PLLs (APLLs) for Flexible Clock Generation
  • Two reference inputs to the DPLL supporting hitless switching & holdover
  • Eight output clocks with 50-fs RMS phase jitter (12 kHz to 20 MHz)
  • On-chip EEPROM for custom start-up clock (...)
評価ボード ダウンロード
20
概要
The TPS7A8101EVM-093 evaluation module (EVM) helps you evaluate the performance of the TPS7A8101 low-noise, wide-bandwidth, high-PSRR, low-dropout 1-A linear regulator with enable. The EVM is a stand alone evaluation module containing a low-dropout regulator IC for adjustable voltage regulation (...)
特長
  • Input Voltage as low as 2.2V
  • 170mV dropout @ 1A
  • Adjustable output from 0.8V to 6.0V
  • Protections: Over current and Over temperature
  • Enable pin
  • Wide-Bandwidth High PSRR
  • Low-Noise 3mm x 3mm SON-8 DRB Package

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SBVM110.ZIP (33 KB) - PSpice Model
ガーバー・ファイル ダウンロード
SLVC403.ZIP (236 KB)

リファレンス・デザイン

リファレンス・デザイン ダウンロード
RF サンプリング DAC のスプールとフェーズ・ノイズを最適化する電源のリファレンス・デザイン
TIDA-01215 — This reference design provides an efficient power supply scheme to power-up the RF-sampling DAC38RF8x digital-to-analog data converter (DAC) without sacrificing performance and also reduces board area and BOM. The reference design uses both DC/DC switchers and an LDO to power-up the DAC38RF8x while (...)
document-generic 回路
リファレンス・デザイン ダウンロード
RF サンプリング S バンド・レーダー・トランスミッタのリファレンス・デザイン
TIDA-01240 — Synthesis of waveforms appropriate for an S-band multifunction phased array radar (MPAR) is demonstrated with an RF sampling architecture utilizing the DAC38RF80, a 9GSPS 16-bit digital-to-analog converter (DAC). The RF sampling transmit architecture simplifies the signal chain, bringing the data (...)
document-generic 回路
リファレンス・デザイン ダウンロード
77GHz レベル・トランスミッタ向け電力最適化回路のリファレンス・デザイン
TIDEP-0091 リファレンス・デザイン TIDEP-0091 は、最小のパワー・エンベロープで距離を高精度検出することが求められる 4 ~ 20mA センサや他の低消費電力アプリケーションで、76 ~ 81GHz のミリ波センサ IWR14xx を使用して電力を最適化する方法を示します。これらのアプリケーションでは、システムは多くの場合、システム本体の動作より消費電力の小さい低電圧のデータ・ラインを使用して動作します。 電力入力の制約を満たす目的で平均消費電力を低減するために、デューティ・サイクルを設定した動作も不可欠です。MSP432 を使用して IWR14xx デバイスのデューティ・サイクル動作を外部から制御し、周期的なセンシングを行う方法で、電力最適化を実現します。 さらに、このリファレンス・デザインは、単一次元の距離検出に適したサンプルの構成を提供します。

77GHzミリ波を使用した液面検出の詳細をご確認ください(JAJY056)。

液面検出の紹介(ビデオ)をご覧ください。

 

document-generic 回路
リファレンス・デザイン ダウンロード
保護リレー・プロセッサ・モジュール向け高効率電源アーキテクチャのリファレンス・デザイン
TIDA-010011 — This reference design showcases various power architectures for generating multiple voltage rails for an application processor module, requiring >1A load current and high efficiency . The required power supply is generated using 5-, 12- or 24-V DC input from the backplane. Power supplies are (...)
document-generic 回路
リファレンス・デザイン ダウンロード
アップストリーム DOCSIS 3.1 アプリケーション向け広帯域レシーバのリファレンス・デザイン
TIDA-01378 — This reference design consists of an analog front-end (AFE) signal chain for wideband receiver applications using the LMH2832 digitally controlled variable gain amplifier (DVGA) and ADS54J40 analog-to-digital converter (ADC). The design is primarily targeted for upstream DOCSIS 3.1 receiver (...)
document-generic 回路
リファレンス・デザイン ダウンロード
連続波の位相整列マルチトーン・ジェネレータ:DC ~ 6GHz 対応 RF サンプリング DAC のリファレンス・デザイン
TIDA-01084 The TIDA-01084 reference design demonstrates the use of RF sampling DAC to generate continuous phase-aligned multitone waveforms. With four 48-bit independent NCOs, the 14-bit, 9GSPS DAC38RF83 can generate four CW tones placed anywhere within the first Nyquist zone or up to 6 GHz in the second.

This (...)

document-generic 回路
リファレンス・デザイン ダウンロード
TI USB Type-C™ ドック、リファレンス・デザイン
TIDA-00630 The Type-C Dock Board is designed to help evaluate Type-C Dock implementations with video and charging support.  The Type-C Dock offers data and video port expansion and a charging capability for Type-C systems that support USB PD/Alternate mode protocol.  The dock comes with three (...)
document-generic 回路
リファレンス・デザイン ダウンロード
高速 ADC 用差動アクティブ・インターフェイスの高性能シングル・エンド
Dallas Logic Corporation からの提供 This reference design uses the ADC34J22 12b 50Msps JESD204B data converter and the THS4541 fully differential amplifer to demonstrate how to design a high performance active interface for high speed ADCs.  This type of circuit can be used in sensor front end, motor control, and test and (...)
document-generic 回路

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
SON (DRB) 8 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ