イネーブル搭載、1A、高 PSRR、調整可能な超低ドロップアウト電圧レギュレータ
製品の詳細
パラメータ
パッケージ|ピン|サイズ
特長
- Low-Dropout 1-A Regulator with Enable
- Adjustable Output Voltage: 0.8 V to 6 V
- Wide-Bandwidth High PSRR:
- 80 dB at 1 kHz
- 60 dB at 100 kHz
- 54 dB at 1 MHz
- Low Noise: 23.5 µVRMS typical (100 Hz to
100 kHz) - Stable with a 4.7-µF Capacitance
- Excellent Load and Line Transient Response
- 3% Overall Accuracy (Over Load, Line,
Temperature) - Overcurrent and Overtemperature Protection
- Very Low Dropout: 170 mV Typical at 1 A
- Package: 3-mm × 3-mm SON-8
概要
The TPS7A8101 low-dropout linear regulator (LDO) offers very good performance in noise and power-supply rejection ratio (PSRR) at the output. This LDO uses an advanced BiCMOS process and a PMOSFET pass device to achieve very low noise, excellent transient response, and excellent PSRR performance.
The TPS7A8101 device is stable with a 4.7-µF ceramic output capacitor, and uses a precision voltage reference and feedback loop to achieve a worst-case accuracy of 3% over all load, line, process, and temperature variations.
This device is fully specified over the temperature range of TJ = 40°C to 125deg;C and is offered in a 3-mm × 3-mm, SON-8 package with a thermal pad.
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |
---|---|---|---|---|
* | データシート | TPS7A8101 Low-Noise, Wide-Bandwidth, High PSRR, Low-Dropout 1-A Linear Regulator データシート | 2015年 3月 20日 | |
アプリケーション・ノート | A Topical Index of TI LDO Application Notes | 2019年 6月 27日 | ||
セレクション・ガイド | 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) | 英語版をダウンロード (Rev.R) | 2018年 9月 13日 | |
技術記事 | LDO basics: capacitor vs. capacitance | 2018年 8月 1日 | ||
技術記事 | LDO Basics: Preventing reverse current | 2018年 7月 25日 | ||
技術記事 | LDO basics: introduction to quiescent current | 2018年 6月 20日 | ||
セレクション・ガイド | Low Dropout Regulators Quick Reference Guide | 2018年 3月 21日 | ||
セレクション・ガイド | 低ドロップアウト(LDO)レギュレータ クイック・リファレンス・ガイド (Rev. N 翻訳版) | 最新の英語版をダウンロード (Rev.P) | 2017年 8月 15日 | |
技術記事 | LDO basics: noise – part 1 | 2017年 6月 14日 | ||
アプリケーション・ノート | 4Q 2012 Issue Analog Applications Journal | 2012年 9月 25日 | ||
アプリケーション・ノート | LDO noise examined in detail | 2012年 9月 25日 | ||
ユーザー・ガイド | TPS7A81xxDRBEVM | 2011年 12月 20日 | ||
アプリケーション・ノート | What Gives in Dropout? Low Dropout Regulator Performance Near Dropout | 2010年 10月 8日 |
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。ハードウェア開発
概要
The ADS58J64EVM is an evaluation board used to evaluate the ADS58J64 Integrated Receiver from Texas Instruments. The ADS58J64 is a low power, 14-bit, 500-MSPS, quad channel telecom receiver with a buffered analog input. The device supports JESD204B interface and data rates up to 10Gbps. The EVM has (...)
特長
- Transformer-coupled signal input network, allows a single-ended signal source to the EVM
- On board system clock generator (LMK04828) generates the FPGA reference clock, ADC sampling clock and SYSREFs for the high-speed JESD204B serial interface
- Default transformer-coupled clock input network enables (...)
概要
The DAC38RF80EVM is the circuit board for evaluating DAC38RF80/84/90 digital-to-analog converters (DACs). The EVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate. It is designed to work with the FPGA-based pattern generator card TSW14J56EVM (Rev B and up). The available (...)
特長
- Allows evaluation of DAC38RF80/84/90 up to 9-GSPS sampling rate
- Supports up to 12.5-Gbps SerDes signaling rate across FMC
- Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
- AC-coupled output with 2:1 impedance transformer for (...)
概要
特長
- DAC38RF82/83/85/93 を最大 9GSPS のサンプリング・レートで評価可能
- FMC 経由で最大 12.5Gbps の SerDes シグナリング・レートをサポート
- VCO を 2 個搭載した 低位相ノイズのオンチップ PLL を内蔵し、システム・クロック生成を簡素化。外部クロック・モードもサポート。
- AC 結合型の差動出力と、平衡型から不平衡型への変換のためのオンボード 2:1 インピーダンス・トランス
- 使いやすいソフトウェア・インターフェイスとデータ・パターン生成ツール
概要
特長
- Allows evaluation of DAC38RF86 or DAC38RF96 up to 9-GSPS sampling rate
- Supports up to 12.5-Gbps SerDes signaling rate across FMC
- Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
- AC-coupled output with integrated impedance transformer (...)
概要
The DAC38RF89 evaluation module (EVM) is the circuit board for evaluating DAC38RF89 digital-to-analog converters (DACs). The DAC38RFEVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate and is designed to work with the TSW14J56EVM (Rev B and up). The available FMC (...)
特長
- Allows evaluation of DAC38RF89 up to 9-GSPS sampling rate
- Supports up to 12.5-Gbps SerDes signaling rate across FMC
- Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
- AC-coupled output with integrated impedance transformer (DAC38RF89) for (...)
概要
DCA1000 評価基板 (EVM) は、TI の AWR と IWR の各レーダー・センサ EVM から取得する 2 レーンおよび 4 レーンの LVDS (低電圧差動信号伝送) トラフィックに対して、リアルタイム・データ・キャプチャとストリーミングを実施できます。1Gbps イーサネットを使用して、MMWAVE-STUDIO ツールを実行している PC 宛にこのデータをリアルタイムでストリーミング送信し、キャプチャと可視化を実行した後、選定したアプリケーションにその結果を渡し、データ処理とアルゴリズムの開発を進めることができます。
特長
- ラボとモバイル・コレクションのシナリオをサポート
- AWR/IWR の各レーダー・センサから LVDS データをキャプチャ
- 1Gbps イーサネットを経由して出力をリアルタイムでストリーミング送信
- 複数のオンボード・スイッチまたは GUI / ライブラリを使用して制御
概要
特長
- Dual Loop Architecture with typical 60 fs rms from 10 kHz to 20 MHz at 122.88 MHz output frequency
- Integrated Loopfilter support easy prototyping
- 0.9 W typical power consumption for 10 outputs at 122.88 MHz
- Jumper configurable supplies with on-board LDOs and DCDC converters
- GUI platform for full access (...)
概要
特長
- Dual Loop Architecture with typical 60 fs rms from 10 kHz to 20 MHz at 122.88 MHz output frequency
- Integrated Loopfilter support easy prototyping
- 1.2 W typical power consumption for 16 outputs at 122.88 MHz
- Jumper configurable supplies with on-board LDOs and DCDC converters
- GUI platform for full access (...)
概要
The LMK05028EVM is an evaluation module for the LMK05028 Network Clock Generator and Synchronizer. The EVM can be used for device evaluation, compliance testing, and system prototyping.
The LMK05028 integrates two Digital PLLs (DPLLs) with programmable bandwidth for input wander and jitter (...)
特長
- Dual DPLLs with programmable bandwidths and Analog PLLs for frequency translation
- 4 clock inputs supporting hitless switching and holdover
- 8 differential or 16 LVCMOS output clocks or combination of both
- On-chip EEPROM for custom start-up clock clocks
- Flexible oscillator options: onboard XOs, TCXO, or (...)
概要
The EVM can be used as a flexible, synchronous clock source for rapid evaluation, compliance testing, and system prototyping. SMA ports provide access to the LMK05318 clock inputs and outputs for (...)
特長
- One Digital PLL (DPLL) with programmable bandwidths and Two Fractional Analog PLLs (APLLs) for Flexible Clock Generation
- Two reference inputs to the DPLL supporting hitless switching & holdover
- Eight output clocks with 50-fs RMS phase jitter (12 kHz to 20 MHz)
- On-chip EEPROM for custom start-up clock (...)
概要
特長
- Input Voltage as low as 2.2V
- 170mV dropout @ 1A
- Adjustable output from 0.8V to 6.0V
- Protections: Over current and Over temperature
- Enable pin
- Wide-Bandwidth High PSRR
- Low-Noise 3mm x 3mm SON-8 DRB Package
設計ツールとシミュレーション
リファレンス・デザイン
設計ファイル
-
download TIDA-01215 BOM.pdf (257KB) -
download TIDA-01215 Assembly Drawing.pdf (114KB) -
download TIDA-01215 PCB.pdf (2454KB) -
download TIDA-01215 CAD Files.zip (2164KB) -
download TIDA-01215 Gerber.zip (978KB)
設計ファイル
-
download TIDA-01240 BOM.pdf (293KB) -
download TIDA-01240 Assembly Drawing.pdf (112KB) -
download TIDA-01240 PCB.pdf (2451KB) -
download TIDA-01240 CAD Files.zip (2162KB) -
download TIDA-01240 Gerber.zip (976KB)
77GHzミリ波を使用した液面検出の詳細をご確認ください(JAJY056)。
液面検出の紹介(ビデオ)をご覧ください。
設計ファイル
-
download Power Optimization for 77GHz Level Transmitter Assembly Files.zip (352KB) -
download Power Optimization for 77GHz Level Transmitter Layer Plots.zip (4177KB) -
download Power Optimization for 77GHz Level Transmitter Gerber.zip (2253KB) -
download Power Optimization for 77GHz Level Transmitter Altium.zip (513KB) -
download Power Optimization for 77GHz Level Transmitter BOM.pdf (73KB) -
download Chirp Budget Calc_09_10_18.zip (52KB) -
download Chirp Budget Calc_09_25_18.zip (53KB)
設計ファイル
-
download TIDA-010011 BOM.pdf (134KB) -
download TIDA-010011 Assembly Drawing.pdf (1564KB) -
download TIDA-010011 PCB.pdf (4603KB) -
download TIDA-010011 CAD Files.zip (7015KB) -
download TIDA-010011 Gerber.zip (799KB)
設計ファイル
-
download TIDA-01378 BOM.pdf (301KB) -
download TIDA-01378 Assembly Files.zip (2005KB) -
download TIDA-01378 PCB.pdf (2660KB) -
download TIDA-01378 CAD Files.zip (444KB) -
download TIDA-01378 Gerber.zip (3337KB)
This (...)
設計ファイル
-
download TIDA-01084 BOM.pdf (304KB) -
download TIDA-01084 Assembly Drawing.pdf (112KB) -
download TIDA-01084 PCB.pdf (2451KB) -
download TIDA-01084 CAD Files.zip (2162KB) -
download TIDA-01084 Gerber.zip (976KB)
設計ファイル
-
download TIDA-00630 BOM.pdf (231KB) -
download TIDA-00630 Assembly Drawing.pdf (737KB) -
download TIDA-00630 PCB.pdf (4256KB) -
download TIDA-00630 Gerber.zip (971KB)
設計ファイル
-
download TIDA-00294 BOM.pdf (87KB) -
download TIDA-00294 PCB.pdf (3003KB)
CAD/CAE シンボル
パッケージ | ピン数 | ダウンロード |
---|---|---|
SON (DRB) | 8 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating/ リフローピーク温度
- MTBF/FIT の推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果
おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。