データシート
この製品には新バージョンがあります。
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品
UCC21540A-Q1
- 次の結果で AEC Q100 認定済み
- デバイス温度グレード 1
- デバイス HBM ESD 分類レベル H2
- デバイス CDM ESD 分類レベル C6
- 機能安全品質管理
- 接合部温度範囲:–40℃~+150℃
- 最高 18V の VDD 出力駆動電源
- 5V および 8V VDD UVLO オプション
- 100V/ns を超える CMTI
- スイッチング・パラメータ
- 最大伝搬遅延:40ns
- 最大遅延ばらつき:5ns
- 最大パルス幅歪み:5.5ns
- 最大 VDD 電源オン遅延:35µs
- 安全関連認証:
- DIN V VDE V 0884-11:2017-01 に準拠した強化絶縁耐圧:8000VPK
- UL 1577 に準拠した絶縁耐圧:5700VRMS (1 分間)
- GB4943.1-2011 準拠の CQC 認定
UCC21540-Q1 デバイスは、デッド・タイムをプログラムでき広い温度範囲に対応する絶縁型デュアル・チャネル・ゲート・ドライバです。極端な温度条件下でも安定した性能を提供し、堅牢性に優れています。ピーク電流はソース 4A、シンク 6A で、パワー MOSFET、IGBT、GaN トランジスタを駆動するように設計されています。
UCC21540-Q1 は、2 つのローサイド・ドライバ、2 つのハイサイド・ドライバ、または 1 つのハーフ・ブリッジ・ドライバとして構成可能です。入力側は、5.7kVRMS の絶縁バリアによって 2 つの出力ドライバと分離されており、同相過渡耐性 (CMTI) は 100V/ns 以上です。
保護機能として、抵抗によりプログラム可能なデッド・タイム、両方の出力を同時にシャットダウンするディスエーブル機能、5ns 未満の入力過渡を除去する内蔵グリッチ除去フィルタ、入力 / 出力ピンでの最大 –2V、200ns までのスパイクに対する負電圧耐性があります。すべての電源が UVLO 保護機能を備えています。
詳細リクエスト
UCC21540A-Q1 機能安全マニュアルと、機能安全に関係する FIT レート (平均故障率)、FMD (故障モード分布)、ピンの FMA (故障モード解析) のレポートが入手可能です。 ご請求
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | UCC21540-Q1 強化絶縁型デュアルチャネル・ゲート・ドライバ データシート (Rev. C 翻訳版) | PDF | HTML | 英語版 (Rev.C) | PDF | HTML | 2022年 8月 24日 |
証明書 | VDE Certificate for Reinforced Isolation for DIN EN IEC 60747-17 (Rev. S) | 2024年 2月 29日 | ||||
証明書 | UL Certification E181974 Vol 4. Sec 9 (Rev. A) | 2019年 7月 22日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
UCC21540EVM — チャネル間に 3.3mm のスペースを確保した 5.0kVrms 絶縁型デュアル・チャネル・ゲート・ドライバの評価モジュール
UCC21540EVM is designed for evaluating UCC21540, which is an isolated dual-channel gate driver with 4-A source and 6-A sink peak current capability. This EVM serves as a reference design for driving power MOSFETs with up to 18V drive voltage, UCC21540 pin function identification, components (...)
ユーザー ガイド: PDF
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI (...)
設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ | ピン数 | ダウンロード |
---|---|---|
SOIC (DWK) | 14 | オプションの表示 |
購入と品質
記載されている情報:
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報:
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。