5V UVLO とインターロックとイネーブル搭載、3A、120V ハーフブリッジ・ゲート・ドライバ
製品の詳細
パラメータ
パッケージ|ピン|サイズ
特長
- ハイサイド、ローサイド構成の2つのNチャネルMOSFETを駆動
- 標準値5Vの低電圧誤動作防止
- 入力インターロック
- イネーブル/ディセーブル機能
- 伝搬遅延:16ns(標準値)
- 1800pFの負荷で立ち上がり時間12ns、標準立ち下がり時間10ns
- 1ns(標準値)の遅延マッチング
- 入力で絶対最大の負電圧処理(-5V)
- HSで絶対最大の負電圧処理(-14V)
- 3.5Aシンク、2.5Aソース出力電流
- 絶対最大ブート電圧: 120V
- ディセーブル時の低消費電流(7µA)
- ブートストラップ・ダイオードを内蔵
- 接合部温度-40°C~140°Cで動作が規定
All trademarks are the property of their respective owners.
概要
UCC27282は堅牢なNチャネルMOSFETドライバで、最大スイッチ・ノード(HS)電圧定格は100Vです。ハーフブリッジまたは同期整流降圧構成ベースのトポロジで、2つのNチャネルMOSFETを制御できます。ピーク・シンク電流が3.5A、ピーク・ソース電流が2.5Aで、プルアップおよびプルダウン抵抗も小さいため、UCC27282は大電力のMOSFETを駆動しても、MOSFETミラー・プラトーの移行時のスイッチング損失が最小限です。入力が電源電圧に依存しないため、アナログとデジタルのどちらのコントローラとも組み合わせて使用できます。
入力ピンとHSピンは大きな負の電圧に耐えられるため、システムの堅牢性が強化されます。入力インターロックにより、ノイズの大きなアプリケーションにおいて、さらに堅牢性とシステムの信頼性が向上します。イネーブル/ディセーブル機能により、ドライバの消費電力を削減し、システム内でのフォルト・イベントに応答することで、システムをさらに柔軟に設計できます。5V UVLOにより、システムは低いバイアス電圧で動作できます。これは多くの高周波数アプリケーションに不可欠で、特定の動作モードでシステム効率を向上できます。伝搬遅延が短く、遅延マッチング仕様によりデッドタイムの要件が最小化されるため、さらに効率が向上します。
ハイサイドとローサイド両方のドライバ段に低電圧誤動作防止(UVLO)機能があり、VDD電圧が指定のスレッショルドを下回ると、出力が強制的にLOWになります。内蔵のブートストラップ・ダイオードにより、多くのアプリケーションでは別の外付けダイオードが不要になるため、基板面積の削減とシステム・コストの低減に役立ちます。UCC27282は小型のパッケージで供給されるため、高密度の設計が可能です。
機能およびピン配置は同じだが、同等ではない比較製品
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |
---|---|---|---|---|
* | データシート | UCC27282 クロス導通保護機能を搭載し、スイッチング損失が低い120Vのハーフブリッジ・ドライバ データシート | 最新の英語版をダウンロード (Rev.A) | 2018年 11月 21日 |
ユーザー・ガイド | UCC27282 Evaluation Module | 2020年 1月 6日 | ||
技術記事 | Improvements in solar power efficiency come from the smallest gate drivers | 2019年 4月 17日 | ||
アプリケーション・ノート | UCC27282 | 2019年 1月 18日 | ||
アプリケーション・ノート | UCC27282 Improving motor drive system robustness | 2019年 1月 11日 | ||
技術記事 | How to achieve higher system robustness in DC drives, part 3: minimum input pulse | 2018年 9月 19日 | ||
技術記事 | How to achieve higher system robustness in DC drives, part 2: interlock and deadtime | 2018年 5月 30日 | ||
技術記事 | Boosting efficiency for your solar inverter designs | 2018年 5月 24日 |
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。ハードウェア開発
概要
特長
- High performance driver with input and output interface
- Ability to test most data sheet parameters
- Ability to compare performance of various drivers with compatible pinout
設計ツールとシミュレーション
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。
設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。
事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。
PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。
開発の開始
- PSpice for TI シミュレータへのアクセスの申請
- ダウンロードとインストール
- シミュレーション方法説明ビデオのご視聴
特長
- Cadence の PSpice テクノロジーを活用
- デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
- 動的更新により、最新のデバイス・モデルに確実にアクセス可能
- 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
- 複数製品の同時分析をサポート
- OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
- オフライン作業が可能
- 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
- 自動的な測定と後処理
- モンテカルロ分析法
- ワーストケース分析
- 熱解析
リファレンス・デザイン
設計ファイル
-
download TIDA-050022 BOM.pdf (134KB) -
download TIDA-050022 Assembly Drawing.pdf (123KB) -
download TIDA-050022 PCB.pdf (1019KB) -
download TIDA-050022 CAD Files.zip (633KB) -
download TIDA-050022 Gerber.zip (455KB)
設計ファイル
-
download PMP4320A BOM.pdf (50KB) -
download PMP4320A Gerber.zip (2725KB)
CAD/CAE シンボル
パッケージ | ピン数 | ダウンロード |
---|---|---|
SOIC (D) | 8 | オプションの表示 |
VSON (DRC) | 10 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating/ リフローピーク温度
- MTBF/FIT の推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果
おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。