トップ

製品の詳細

パラメータ

Resolution (Bits) 16 Number of channels (#) 4 Samples/sec (MSPS) 35 Supply voltage(s) (V) 3.3 Operating temperature range (C) 0 to 85 Output data format CMOS Parallel, LVDS open-in-new その他の CCD / CIS 画像処理 AFEs

パッケージ|ピン|サイズ

VQFN (RSH) 56 49 mm² 7 x 7 open-in-new その他の CCD / CIS 画像処理 AFEs

特長

  • Four-Channel CCD/CMOS Signal: 2-Channel, 3-Channel, and 4-Channel Selectable
  • Power Supply: 3.3 V Only, Typ
    (Built-in LDO, 3.3 V to 1.8 V)
  • Maximum Conversion Rate:
    • VSP5610: 35 MSPS
    • VSP5611: 50 MSPS
    • VSP5612: 70 MSPS
  • 16-Bit Resolution
  • CDS/SH Selectable
  • Maximum Input Signal Range: 2.0 V
  • Analog and Digital Hybrid Gain:
    • Analog Gain: 0.5 V/V to 3.5 V/V in
      3/64-V/V Steps
    • Digital Gain: 1 V/V to 2 V/V in
      1/256-V/V Steps
  • Offset Correction DAC: ±250 mV, 8-Bit
  • Standard LVDS/CMOS Selectable Output:
    • LVDS:Data Channel: 2-Channel, 3-ChannelClock Channel: 1-Channel8-Bit/7-Bit Serializer Selectable
    • CMOS: 4 Bits × 4, 8 Bits × 2
  • Timing Generator:
    • Fast Transfer Clock: Eight Signals
    • Slow Transfer Clock: Six Signals
  • Timing Adjustment Resolution: tMCLK/48
  • Input Clamp/Input Reference Level Internal/External Selectable
  • Reference DAC: 0.5 V, 1.1 V, 1.5 V, 2 V
  • SPI™: Three-Wire Serial
  • GPIO: Four-Port
  • APPLICATIONS
    • Copiers
    • Facsimile Machines
    • Scanners
  • SPI is a trademark of Motorola.
    All other trademarks are the property of their respective owners.

    open-in-new その他の CCD / CIS 画像処理 AFEs

    概要

    The VSP5610/11/12 are high-speed, high-performance, 16-bit analog-to-digital-converters (ADCs) that have four independent sampling circuit channels for multi-output charge-coupled device (CCD) and complementary metal oxide semiconductor (CMOS) line sensors. Pixel data from the sensor are sampled by the sample/hold (SH) or correlated double sampler (CDS) circuit, and are then converted to digital data by an ADC. Data output is selectable in low-voltage differential signaling (LVDS) or CMOS modes.

    The VSP5610/11/12 include a programmable gain to support the pixel level inflection caused by luminance. The integrated digital-to-analog-converter (DAC) can be used to adjust the offset level for the analog input signal. Furthermore, the timing generator (TG) is integrated in these devices for the control of sensor operation.

    The VSP5610/11/12 use 1.65 V to 1.95 V for the core voltage and 3.0 V to 3.6 V for I/Os. The core voltage is supplied by a built-in low-dropout regulator (LDO).

    open-in-new その他の CCD / CIS 画像処理 AFEs
    ダウンロード

    技術資料

    = TI が選択したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 1
    種類 タイトル 英語版のダウンロード 日付
    * データシート 16-Bit, 4-Channel, CCD/CMOS Sensor Analog Front End With Timing Generator データシート 2011年 6月 28日

    設計と開発

    追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

    設計ツールとシミュレーション

    シミュレーション・ツール ダウンロード
    PSpice® for TI design and simulation tool
    PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

    設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

    設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

    事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。 

    PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。

     開発の開始

    1. PSpice for TI シミュレータへのアクセスの申請
    2. ダウンロードとインストール
    3. シミュレーション方法説明ビデオのご視聴
    特長
    • Cadence の PSpice テクノロジーを活用
    • デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
    • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
    • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
    • 複数製品の同時分析をサポート
    • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
    • オフライン作業が可能
    • 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
      • 自動的な測定と後処理
      • モンテカルロ分析法
      • ワーストケース分析
      • 熱解析

    CAD/CAE シンボル

    パッケージ ピン数 ダウンロード
    VQFN (RSH) 56 オプションの表示

    購入と品質

    含まれる情報:
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL rating/ リフローピーク温度
    • MTBF/FIT の推定値
    • 原材料組成
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果

    おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

    サポートとトレーニング

    TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

    TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

    トレーニング・シリーズ

    TI のトレーニングとビデオをすべて表示

    ビデオ

    関連ビデオ