GPS レシーバ
製品とリファレンス・デザイン
GPS レシーバ
概要
TI の IC とリファレンス・デザインは、高精度でジャミング (妨害電波) 耐性のある GPS (グローバル・ポジショニング・システム) レシーバの開発に貢献します。
設計要件
最新の GPS レシーバの要件:
- 弱い信号を認識できるようにする、低ノイズのアナログ・フロント・エンド。
- デジタイザの性能を最大限に高めるための低ジッタ局部発振器 (LO) とクロック。
- 低ノイズの電源と高効率の電源ソリューション。
このアプリケーションの機能を拡張する
ブロック図
システムに適した製品やリファレンスデザインを検索
技術資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
種類 | タイトル | 英語版のダウンロード | 日付 | |||
---|---|---|---|---|---|---|
アプリケーション・ノート | Keystone Error Detection and Correction EDC ECC (Rev. A) | 2022年 5月 10日 | ||||
Analog Design Journal | Designing a modern power supply for RF sampling converters | 2017年 5月 25日 | ||||
アプリケーション・ノート | プログラム可能な入力マルチプライヤによる整数境界スプリアスの最小化 | 英語版 | 2017年 2月 15日 | |||
アプリケーション・ノート | Common Design Challenges and Proper Use of Fully Differential Amplifiers (FDA) | 2016年 5月 25日 | ||||
ホワイト・ペーパー | Multicore SoCs stay a step ahead of SoC FPGAs | 2016年 3月 8日 | ||||
ホワイト・ペーパー | Ready to make the jump to JESD204B? White Paper (Rev. B) | 2015年 4月 21日 | ||||
アプリケーション・ノート | Frequency Margining Using TI High-Performance Clock Generators (Rev. A) | 2015年 12月 12日 | ||||
ユーザー・ガイド | Understanding JESD204B Subclasses and Deterministic Latency | 2012年 10月 26日 | ||||
ホワイト・ペーパー | The Impact of Various PLL Parameters on System Perf | 2011年 12月 10日 | ||||
Analog Design Journal | Designing for low distortion with high-speed op amps | 2005年 3月 16日 |