ADC32RF45EVM
ADC32RF45 評価モジュール
ADC32RF45EVM
概要
The ADC32RF45 evaluation module (EVM) demonstrates the performance of a dual 3-GSPS 14-bit analog-to-digital conver (ADC) with the JESD204B interface. The EVM includes the ADC32RF45 device, and JESD204B clocking is provided by the LMK04828 and TI voltage regulators to provide the necessary voltages.
The input for each channel of the ADC is, by default, connected to a transformer input circuit, which can be connected to a 50-Ω single-ended signal source. The clock reference input is provided via a transformer input and can be connected to a 50-Ω single-ended clock source. An onboard LMK04828 can be used to generate the necessary JESD204B clocks. Configuration register access is provided through the onboard USB connection and a Windows®-based GUI. An industry-standard JESD204B pin assignment on an FMC connector allows direct connection to the TSW14J56 Capture Card, as well as many commercially available FPGA development platforms.
- Onboard clock generation, or external clocking supported with LMK04828 generating SYSREF
- JESD204B data interface to simplify digital interface; compliant up to 12.3-Gbps lane rates
- Onboard power management with TI
- ADC32RF45 EVM
- USB cable
- Power cable
高速 ADCs (>10MSPS)
購入と開発の開始
ADC32RF45EVM – ADC32RF45 デュアル・チャネル、14 ビット、3GSPS、RF サンプリング ADC の評価モジュール
ADC32RF45EVM-BDL – ADC32RF45EVM + TSW14J57EVM バンドル
ADC32RFxxEVM SPI GUI Installer (Rev. B) – SBAC148B.ZIP (179936KB)
Arria10 + ADC32RF44 Design – SBAC186.ZIP (7827KB)
KCU105 + ADC32RF44 Design Firmware – SBAC187.ZIP (59136KB)
設計ファイル
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |
---|---|---|---|---|
* | ユーザー・ガイド | ADC32RFxxEVM User's Guide | 2020年 1月 31日 | |
その他の技術資料 | ADC32RF45EVM EU Declaration of Conformity (DoC) | 2019年 1月 2日 | ||
その他の技術資料 | Arria10 + ADC32RF44 Design | 2017年 12月 6日 | ||
その他の技術資料 | KCU105 + ADC32RF44 Design Firmware | 2017年 12月 6日 | ||
技術記事 | Push your receiver bandwidths past 1-GHz in high-end applications | 2016年 5月 26日 |