LMK04805BEVAL

クロック・ジッタ・クリーナ、デュアル・カスケード接続 PLL/ 2.2GHz VCO 内蔵

LMK04805BEVAL

購入

概要

The LMK04800 family is the industry's highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum? architecture enables 111 fs rms jitter (12 kHz to 20 MHz) using a low noise VCXO module or sub-200 fs rms jitter (12 kHz to 20 MHz) using a low cost external crystal and varactor diode.

The dual loop architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides a low-noise jitter cleaner function while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or the integrated crystal oscillator with an external tunable crystal and varactor diode. When used with a very narrow loop bandwidth, PLL1 uses the superior close in phase noise (offsets below 50 kHz) of the VCXO module or the tunable crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or tunable crystal used in PLL1.

特長
  • Multi-mode: Dual PLL, single PLL, and clock distribution
  • Dual Loop PLLatinum PLL Architecture
    - PLL1
    > Holdover mode when input clocks are lost
    + Automatic or manual triggering/recovery
    - PLL2
    > Integrated Low-Noise VCO
  • 2 redundant input clocks with LOS
    - Automatic and manual switch-over modes
  • 50% duty cycle output divides, 1 to 1045 (even and odd)
  • LVPECL, LVDS, or LVCMOS programmable outputs
  • Precision digital delay, fixed or dynamically adjustable
  • 25 ps step analog delay control.
  • 14 differential outputs. Up to 26 single ended.
    - Up to 6 VCXO/Crystal buffered outputs
  • 0-delay mode

Contents:

  • Evaluation board
  • LPT programming cable (USB interface available separately)
  • Quick start sheet
クロック・ジッタ・クリーナとシンクロナイザ
LMK04805 Low-noise clock jitter cleaner with dual cascaded PLLs and integrated 2.2-GHz VCO
ダウンロード

購入と開発の開始

評価ボード

LMK04805BEVAL/NOPB – Clock Jitter Cleaner With Dual Cascaded PLLs and Integrated 2.2 GHz VCO

TI の評価品に関する標準契約約款が適用されます。

技術資料

star
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 4
種類 タイトル 英語版のダウンロード 日付
* ユーザー・ガイド LMK0480x Evaluation Board Instructions (Rev. B) 2014年 8月 4日
その他の技術資料 LMK04805BEVAL/NOPB EU Declaration of Conformity (DoC) 2019年 1月 2日
ユーザー・ガイド LMK048xx Evaluation Board User's Guide 2013年 11月 26日
ユーザー・ガイド Clock Jitter Cleaner w/Dual Cascaded PLLs & Integrated 1.9 GHz VCO User Guide 2012年 1月 27日

関連する設計リソース

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワーク
CLOCKDESIGNTOOL クロック設計ツール - ループ・フィルタおよびデバイス構成+シミュレーション
IDE (統合開発環境)、構成機能、またはデバッガ
CODELOADER CodeLoader デバイス・レジスタ・プログラミング

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ