LMK04826BEVM
LMK04826BEVM 評価基板
LMK04826BEVM
概要
LMK04826BEVM と LMK04828BEVM は、JEDEC JESD204B をサポートする、業界最高性能のクロック・コンディショナである LMK04820 製品ファミリに対応します。デュアル・ループ PLLatinum™ アーキテクチャを採用した結果、低ノイズ VCXO モジュールを使用して 100fs (フェムト秒) 以下のジッタ (12kHz~20MHz) を実現できます。このデュアル・ループ・アーキテクチャは、2 個の高性能フェーズ・ロック・ループ (PLL)、1 個の低ノイズ水晶発振器回路、1 個の高性能電圧制御発振器 (VCO) で構成されています。
最初の PLL (PLL1) は低ノイズのジッタ・クリーナ機能を実現し、2番目の PLL (PLL2) はクロックと SYSREF の生成を行います。PLL1は、外付けのVCXOモジュール、または内蔵の水晶発振器と外付けの調整可能水晶振動子およびバラクタ・ダイオードとともに動作するよう構成できます。非常に狭いループ帯域幅と組み合わせる場合、PLL1 は VCXO モジュールまたは調整可能な水晶振動子が出力する優れた近接位相ノイズ特性 (オフセットは 50kHz 以下) を活用し、入力クロックのクリーニングを実施します。PLL1の出力は、PLL2へのクリーンな基準入力として使用され、内蔵のVCOをロックします。
PLL2のループ帯域幅は、ファーアウト位相ノイズ(50kHzよりも高いオフセット)をクリーニングするよう最適化でき、この場合は内蔵のVCOが、PLL1で使用されているVCXOモジュールや調整可能水晶振動子よりも高性能になります。
特長
- JEDEC JESD204B をサポート
- 超低 RMS ジッタ性能
- デュアル・ループ・アーキテクチャ
- LOS (信号損失) 機能搭載、3 個の冗長型入力クロック
- 固定型または動的に調整可能な高精度デジタル遅延機能
- この評価キットには、評価ボードに USB 接続するための USB2ANY モジュールが付属しています。
クロック・ジッタ・クリーナとシンクロナイザ
開始する
- CDCE6214-Q1EVM のご注文
- TICSPRO-SW のダウンロードとインストール
- CDCE6214-Q1EVM user's guide (英語) を読む
- TICSRPRO-SW を使用してレジスタを構成
購入と開発の開始
LMK04826BEVM — LMK04826BEVM 評価モジュール
TICSPRO-SW — TICS Pro v1.7.7.2, 05-Feb-2024
TICS Pro 1.7.7.2 installer binary for Windows operating system
製品
クロック・ジェネレータ
RF PLL / シンセサイザ
クロック・ジッタ・クリーナとシンクロナイザ
クロック・バッファ
発振器
ハードウェア開発
評価ボード
ドキュメント
TICS Pro 1.7.7.2 Release Notes
TICS Pro 1.7.7.2 Software Manifest
リリース情報
Bug Fixes
- Fix locale issue causing floating point numbers to be parsed incorrectly in some locales
- Fix incorrect check for .NET Framework 4.8
- Stack trace include in error log when available
- Fix LMK05318B EEPROM export text to properly display "R157" instead of "R171"
- USB2ANY firmware revision update: v2.9.1.2
- If pin 77 of MSP430 was grounded, v2.9.1.1 firmware would not initialize I2C on the correct pins. This is corrected in v2.9.1.2
- Update affects Reference PRO, LMX1214, and LMX1906-SP evaluation modules
Known Issues
- LMK5C33216
- When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318
- In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
最新情報
- Added LMX1214, LMX1906-SP
- USB2ANY firmware revision update: v2.9.1.2
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | ユーザー・ガイド | LMK04826/28 User’s Guide (Rev. B) | 2018年 3月 13日 | |||
証明書 | LMK04826BEVM EU Declaration of Conformity (DoC) | 2019年 1月 2日 | ||||
データシート | LMK0482x Ultra Low-Noise JESD204B Compliant Clock Jitter Cleaner With Dual Loop PLLs データシート (Rev. AS) | PDF | HTML | 2017年 9月 27日 |