LMK04832EVM
LMK04832 JESD204B クロック・ジッタ・クリーナ/クロック・ジェネレータ/ディストリビューションの評価モジュール
LMK04832EVM
概要
The LMK04832EVM allows evaluation of the LMK04832 with test equipment or other evaluation boards to verify block or system requirements for use in a specific application. The LMK04832 EVM is pre-populated with a 122.88 MHz VCXO for dual loop operation. The VCXO can be substituted if a different VCXO frequency is required or a specific VCXO is desired for performance evaluation. The EVM can be re-configured for single loop operation or clock divider/delay/fanout configuration. The LMK04832 is a versatile device and the LMK04832EVM allows evaluation of the LMK04832 in its many configurations.
特長
- Up to three clocks inputs for PLL1 operation and up to four clock inputs for PLL2 operation
- Buffered OSCin output on OSCout port. If used, reduce one clock input
- 14 clock outputs from internal VCO, external VCO, or clock input. Plus one buffered OSCin output
- SYNC input on CLKin0 or SYNC pin for multi-device synchronization
- LMK04832EVM
- USB2ANY
クロック・ジッタ・クリーナとシンクロナイザ
購入と開発の開始
評価ボード
LMK04832EVM – LMK04832 JESD204B クロック・ジッタ・クリーナ/クロック・ジェネレータ/ディストリビューションの評価モジュール
技術資料
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 3
| 種類 | タイトル | 英語版のダウンロード | 日付 | |
|---|---|---|---|---|
| * | ユーザー・ガイド | LMK04832 User's Guide (Rev. A) | 2017年 12月 21日 | |
| その他の技術資料 | LMK04832EVM EU Declaration of Conformity (DoC) | 2019年 1月 2日 | ||
| データシート | LMK04832 超低ノイズ、JESD204B準拠クロック・ジッタ・クリーナ、デュアル・ループPLL内蔵 データシート (Rev. A 翻訳版) | 2018年 5月 22日 |