PMP1516

DDR または DDR2 メモリ・アプリケーション向けの包括的な電源ソリューション

概要

この DDR リファレンス・デザインは、2.5V@6A の VDDQ および 1.25V の VTT を実現します。2.5V の同期整流・降圧コンバータにより 92% の高効率を実現し、また、1.25V では、内蔵 LDO の実装により面積を最小限に抑え、優れたトラッキング性能を提供します。

特長
  • Complete power solution for DDR or DDR2 memory applications
  • High efficiency (92%) synchronous controller with integrated LDO
  • Adaptive on-time control for fast transient response
  • Supports all three sleep states, suspend to RAM, soft-off, suspend to disk

出力電圧オプション PMP1516.1 PMP1516.2
Vin (Min) (V) 10.8 10.8
Vin (Max) (V) 13.2 13.2
Vout (Nom) (V) 2.5 1.25
Iout (Max) (A) 6 3
Output Power (W) 15 3.75
Isolated/Non-Isolated Non-Isolated Non-Isolated
Input Type DC DC
Topology Buck- Synchronous Linear Regulator
??image.gallery.download_ja_JP?? 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

SLVR750.PDF (1306 K)

効率グラフや試験の前提条件などを含める、このリファレンス・デザインに関する試験結果

SLVR748.PDF (66 K)

設計レイアウトとコンポーネントを示した詳細な回路図

SLVR749.PDF (109 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDC130.ZIP (170 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

製品

設計や代替製品候補に TI 製品を含めます。

マルチチャネル IC (PMIC)

TPS51116DDR、DDR2、DDR3、DDR3L、LPDDR3、DDR4 向けの包括的な電源ソリューション用途の同期整流降圧コントローラ、3A LDO

データシート: PDF | HTML

技術資料

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 1
種類 タイトル 英語版のダウンロード 日付
試験報告書 PMP1516 Test Results 2013年 9月 16日

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ