TIDA-01021

DSO、レーダー、5G ワイヤレス・テスタ向けマルチチャネル JESD204B 15GHz クロックのリファレンス・デザイン

TIDA-01021

設計ファイル

概要

高速マルチチャネル・アプリケーションはシステムの SNR、SFDR(スプリアス・フリー・ダイナミック・レンジ)、ENOB(実効ビット数)を最適化するために、チャネル間スキューを管理可能な高精度クロッキング・ソリューションを必要とします。このリファレンス・デザインは TI の VCO 内蔵 LMX2594 広帯域 PLL の使用により個別のボード上で 2 個の高速チャネルをサポートでき、10MHz ~ 15GHz のクロックと JESD204B インターフェイス用 SYSREF を生成します。15GHz のクロック周波数の場合、10KHz のオフセット位相ノイズは -104dBc/Hz 未満です。  TI の ADC12DJ3200 高速コンバータ EVM を使用することにより、入力信号が 5.25GHz の場合に 10ps(ピコ秒)未満のボード間クロック・スキューと 49.6dB の SNR を実現します。すべての主要な設計理論が記載され、部品選択プロセスや設計の最適化が説明されます。回路図、ボード・レイアウト、ハードウェア・テスト、結果も公開されています。

特長
  • 最大 15GHz のサンプル・クロック生成
  • マルチチャネル JESD204B 準拠クロック・ソリューション
  • RF サンプリング ADC / DAC 向けの低位相ノイズ・クロッキング
  • 構成可能な位相同期により、複数チャネル・システムで低スキューを実現
  • TI の高速コンバータ・カードとキャプチャ・カード(ADC12DJ3200EVM、TSW14J56 / TSW14J57)をサポート

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

JAJU309A.PDF (2409 K)

リファレンス・デザインの概要と検証済みの性能テスト・データ

TIDRR75A.PDF (1786 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRR76A.PDF (696 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRR77A.PDF (193 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRR78A.PDF (44 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRR79A.PDF (1084 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRR80A.PDF (644 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRR83A.ZIP (8944 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDRR84A.ZIP (7976 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDCDH9A.ZIP (6571 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDCDI0A.ZIP (2080 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRR81A.PDF (7470 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

TIDRR82A.PDF (4389 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

製品

設計や代替製品候補に TI 製品を含めます。

AND ゲート

SN74LVC1G08シングル、2 入力、1.65V ~ 5.5V AND ゲート

データシート document-pdfAcrobat PDF
LVDS、M-LVDS、PECL の各 IC

DS90LV028AQ-Q1車載対応、LVDS デュアル差動ライン・レシーバ

データシート document-pdfAcrobat PDF open-in-new HTML
N チャネル MOSFET

CSD15571Q22mm x 2mm のシングル SON 封止、19.2mΩ、20V、N チャネル NexFET™ パワー MOSFET

データシート document-pdfAcrobat PDF
RF PLL / シンセサイザ

LMX2594位相同期機能搭載、JESD204B サポート、15GHz 広帯域、PLLatinum™ RF シンセサイザ

データシート document-pdfAcrobat PDF open-in-new HTML
eFuse とホット・スワップ・コントローラ

TPS259254.5V ~ 5.5V、30mΩ、2 ~ 5A eFuse

データシート document-pdfAcrobat PDF open-in-new HTML
アナログ・スイッチ / マルチプレクサ

SN74CBTLV3257部分的パワーダウン・モード搭載、3.3V、2:1 (SPDT)、4 チャネル・アナログ・スイッチ

データシート document-pdfAcrobat PDF open-in-new HTML
アナログ・スイッチ / マルチプレクサ

TMUX1574電源オフ保護機能搭載、1.8V 入力ロジック対応、5V、2:1 (SPDT)、4 チャネル・アナログ・スイッチ

データシート document-pdfAcrobat PDF open-in-new HTML
クロック・ジッタ・クリーナとシンクロナイザ

LMK048282370 ~ 2630MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ。

データシート document-pdfAcrobat PDF open-in-new HTML
クロック・バッファ

LMK003044 個の構成可能出力採用、3.1GHz、差動クロック・バッファ / レベル・シフタ

データシート document-pdfAcrobat PDF open-in-new HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TLV702イネーブル搭載、300mA、高 PSRR、低静止電流 (IQ)、低ドロップアウト電圧レギュレータ

データシート document-pdfAcrobat PDF open-in-new HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS7A47イネーブル搭載、1A、36V、低ノイズ、高 PSRR、低ドロップアウト電圧レギュレータ

データシート document-pdfAcrobat PDF
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS7A8300パワー・グッド搭載、高精度、低い入力電圧 (VIN)、低ノイズ、2A の超低ドロップアウト電圧レギュレータ

データシート document-pdfAcrobat PDF open-in-new HTML
発振器

LMK61E2156.250MHz、±50ppm、超低ジッタ、E EPROM 内蔵、フル・プログラマブル発振器

データシート document-pdfAcrobat PDF open-in-new HTML
降圧コンバータ (スイッチ内蔵)

TPS543182.95V ~ 6V 入力、3A、同期整流降圧 SWIFT コンバータ

データシート document-pdfAcrobat PDF open-in-new HTML
非反転バッファとドライバ

SN74LVC1G1253 ステート出力、シングル 1.65V ~ 5.5V バッファ

データシート document-pdfAcrobat PDF open-in-new HTML
高速 ADC (10MSPS 超過)

ADC08DJ32008 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS、RF サンプリング A/D コンバータ(ADC)

データシート document-pdfAcrobat PDF open-in-new HTML
高速 ADC (10MSPS 超過)

ADC12DJ270012 ビット、デュアル 2.7GSPS またはシングル 5.4GSPS、RF サンプリング A/D コンバータ(ADC)

データシート document-pdfAcrobat PDF open-in-new HTML
高速 ADC (10MSPS 超過)

ADC12DJ320012 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS、RF サンプリング A/D コンバータ(ADC)

データシート document-pdfAcrobat PDF open-in-new HTML

開発を始める

ソフトウェア

評価基板 (EVM) 向けの GUI

HSDC TID GUI (Rev. B) – TIDCDR5B.ZIP (15774 K)

技術資料

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 3
種類 タイトル 英語版のダウンロード 日付
技術記事 Step-by-step considerations for designing wide-bandwidth multichannel systems 2019年 6月 4日
設計ガイド DSO、レーダー、5Gワイヤレス・テスター用の、マルチチャネル JESD204B 15GHzクロッキングのリファレンス・デザイン (Rev. A 翻訳版) 英語版をダウンロード (Rev.A) 2017年 9月 19日
技術記事 Preparing for 5G applications: sync your multichannel JESD204B data acquisition systems up to 15 GHz 2017年 8月 28日

関連する設計リソース

ハードウェア開発

評価ボード
ADC12DJ3200EVM ADC12DJ3200 12 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS、RF サンプリング ADC の評価基板 TSW14J56EVM TSW14J56EVM 評価モジュール

リファレンス・デザイン

リファレンス・デザイン
TIDA-01022 DSO、レーダー、5G ワイヤレス・テスト・システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス・デザイン TIDA-01023 レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス・デザイン TIDA-01024 レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B デイジーチェーン・クロックのリファレンス・デザイン

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ