DSO、レーダー、5G ワイヤレス・テスト・システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス・デザイン
TIDA-01022
この製品はすでに市場にリリースされており、ご購入できます。 一部の製品は、より新しい代替品を使用できる可能性があります。
リファレンス・デザインと TI のリソースに関する重要なお知らせと免責事項を表示
主なドキュメント
- TIDA-01022 Schematic and Block Diagram
(PDF 5000 KB)
2017年 12月 15日 (英語)
- 技術資料をすべて表示 (7)
概要
This high speed multi-channel data capture reference design enables optimum system performance. System designers needs to consider critical design parameters like clock jitter and skew for high speed multi-channel clock generation, which affects overall system SNR, SFDR, channel to channel skew and deterministic latency. This reference design demonstrates multi-channel AFE and clock solution using high speed data converters with JESD204B, high speed amplifiers, high performance clocks and low noise power solutions to achieve optimum system performance
特長
- 3.2 Gsps, 1.5 GHz multi- channel high speed analog front for high performance receiver
- < 5 ps clock skew between channels
- Multi-channel JESD204B complaint clock solution
- Scalable platform for pin compatible ADC12DJxx00 family
- Supports TI’s high-speed converter and capture cards (TSW14J56 / TSW14J57)
リファレンス・デザインと TI のリソースに関する重要なお知らせと免責事項を表示