TIDEP0018

パラレル・カメラ・インターフェイス、Sitara プロセッサ用

TIDEP0018

設計ファイル

概要

This camera interface design connects to a 10-bit parallel interface to the AM335x general purpose memory controller (GPMC) 16-bit multiplexed address/data bus. This design consumes roughly 150mW less power than typical USB solutions, and is ideal for applications like portable data terminals, ruggedized handhelds, portable consumer, industrial handhelds and others. The reference design is based on the QuickLogic 3.1 MP Camera Sensor (using an Aptina 3.1 MP sensor) connected to a camera expansion board. Together, they connect to the BeagleBone platform. The BeagleBone and the QuickLogic 3.1 MP camera add-on board are available for purchase.

More information on QuickLogic: http://www.quicklogic.com
More information about BeagleBone: https://www.ti.com/tool/beaglebn

More information about the QuickLogic 3.1 MP camera add-on board for the BeagleBone, including design files and software: http://www.quicklogic.com/solutions/reference-designs/ti-sitara-beaglebone-camera-cape/

特長
  • Supports up to 5MP camera at 10fps with DMA
  • Up to 30 frames per second (fps) at VGA (640 x 480) resolution
  • Reduces system power consumption up to 150mW
  • No software effort required for OEM
  • 6x6mm, non-HDI rules package
  • This is an example sub-system design that includes schematics, BOM, Gerbers and other design files.
??image.gallery.download_ja_JP?? 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDU464.PDF (82 K)

リファレンス・デザインの概要と検証済みの性能テスト・データ

TIDR971.ZIP (150 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDR972.ZIP (22 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDR974.ZIP (141 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDC544.ZIP (1460 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDR973.ZIP (1460 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

製品

設計や代替製品候補に TI 製品を含めます。

Arm ベースのプロセッサ

AM3358Sitara プロセッサ: Arm Cortex-A8、3D グラフィックス、PRU-ICSS、CAN

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS737逆電流保護機能とイネーブル搭載、1A、超低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
方向制御型電圧レベル・シフタ

SN74AVC1T45構成可能なレベル・シフト機能搭載、3 ステート出力、シングル・ビット、デュアル電源バス・トランシーバ

データシート: PDF | HTML
方向自動検出電圧レベル・シフタ

TXS0102オープン・ドレインとプッシュプルの各アプリケーション向け、2 ビット、双方向電圧レベル・シフタ

データシート: PDF | HTML
非反転バッファとドライバ

SN74LVC1G07オープン・ドレイン出力、シングル、1.65V ~ 5.5V バッファ

データシート: PDF | HTML

技術資料

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 1
種類 タイトル 英語版のダウンロード 日付
設計ガイド Parallel Camera Interface for Sitara Processors Design Guide 2014年 7月 29日

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ