TIDEP0060

DSP+ARM SoC を使用し最適化したレーダー・システムのリファレンス・デザイン

TIDEP0060

設計ファイル

概要

For modern radar system developers currently using an FPGA or ASIC to connect to high speed data converters, who need faster time to market with increased performance and significant reduction in cost, power, and size, this reference design includes the first widely available processor integrating a JESD204B interface and Digital Front End (DFE) processing. Connecting to the ADC14X250 and DAC38J84 provides an efficient solution for avionics and defense applications such radar, electronic warfare, compute platforms and transponders.

特長
  • Easy integration of signal processor to data converters over JESD204B
  • Sampling of a single 100MHz channel, when connected to ADC14X250
  • DFE processing for filtering, down-sampling or up-sampling; FFTC hardware accelerator to offload compute-intensive 2D FFT operations, achieving low latency and high accuracy
  • Wideband sampling with JESD attached signal processing solution including Digital Signal Processor (DSP), ADC and DAC boards, demo software, configuration GUIs and Getting Started Guide
  • A robust demonstration and development platform including three EVMs, a deterministic latency card, schematic, BOM, user guide, benchmarks, software and demos

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDUB89.PDF (2777 K)

リファレンス・デザインの概要と検証済みの性能テスト・データ

TIDRKG3.PDF (1357 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRKG4.PDF (100 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRKG5.ZIP (2281 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDRKG6.ZIP (4391 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

製品

設計や代替製品候補に TI 製品を含めます。

クロック・ジッタ・クリーナとシンクロナイザ

LMK048282370 ~ 2630MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ。

データシート document-pdfAcrobat PDF open-in-new HTML
デジタル信号プロセッサ (DSP)

66AK2L06マルチコア DSP+ARM KeyStone II システム・オン・チップ(SoC)

データシート document-pdfAcrobat PDF
高速 ADC (10MSPS 超過)

ADC14X25014 ビット、250MSPS AD コンバータ(ADC)

データシート document-pdfAcrobat PDF open-in-new HTML
高速 DAC (10MSPS 超過)

DAC38J84クワッドチャネル、16 ビット、2.5GSPS、1x ~ 16x 補間 D/A コンバータ (DAC)

データシート document-pdfAcrobat PDF

技術資料

star
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 4
種類 タイトル 英語版のダウンロード 日付
* ホワイト・ペーパー Optimizing Modern Radar Systems using Low- Latency, High-Performance FFT Coproce 2015年 12月 17日
* 設計ガイド TID 2015年 12月 8日
アプリケーション・ノート 66AK2L06 JESD Attachment to ADC14X250/DAC38J84 (Rev. A) 2016年 6月 24日
その他の技術資料 66AK2L06 SoC Product Bulletin 2015年 4月 15日

関連する設計リソース

ソフトウェア開発

ソフトウェア開発キット (SDK)
BIOSLINUXMCSDK SYS/BIOS および Linux マルチコア・ソフトウェア開発キット(MCSDK)、C66x/C647x/C645x プロセッサ用 PROCESSOR-SDK-K2L 66AK2LX プロセッサ用プロセッサ SDK:Linux と TI-RTOS をサポート RFSDK RF ソフトウェア開発者用キット(RFSDK)

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ