TSW14J56EVM
TSW14J56EVM 評価モジュール
TSW14J56EVM
概要
The Texas Instruments TSW14J56 Evaluation Module (EVM) is a next generation of pattern generator and data capture card used to evaluate performances of the new Texas Instruments (TI) JESD204B family of high-speed analog-to-digital converters (ADC) and digital-to-analog converters (DAC).
Populated with an Arria V GZ device and using Altera’s JESD204B IP solution, the TSW14J56 can be dynamically configurable to support all lanes speeds from 600Mbps to 12.5Gbps, from 1 to 8 lanes, 1 to 16 converters, and 1 to 4 octets per frame.
Together with the accompanying High Speed Data Converter Pro Graphic User Interface (GUI), it is a complete system that captures and evaluates data samples from ADC EVM’s and generates and sends desired test patterns to DAC EVM’s.
特長
- Quickly evaluate JESD204B DAC and ADC performance using TI High Speed Data Converter Pro software
- Direct connection to all TI JESD204B High Speed Data Converter EVM’s using an FMC standard connector
- Quarter rate DDR3 controllers supporting up to 800MHz DDR3 operation
- JESD RX and TX IP cores with 10 routed transceiver channels
- Many available general purpose IO’s (status signals, SPI interface, etc.) between the FPGA and the FMC connector
- SPI/JTAG reconfigurable JESD core parameters: L,M,K,F,HD,S etc.
- Support for SUBCLASS 0 and 1 operation
- Dynamically reconfigurable transceiver data rate using HSDC Pro software.
- Operating range from 0.611Gbps to 12.5Gbps
- An onboard high-speed USB 3.0 to parallel converter bridges the FPGA interface to the host PC and GUI
- 32 Gb DDR3 SDRAM (total of 2G 16-bit samples).
購入と開発の開始
TSW14J56EVM – データ・キャプチャ / パターン・ジェネレータ：8 レーン JESD204B 搭載、0.6 ～ 12.5Gbps 対応データ・コンバータの EVM
TSW14J56REVD_V3.03_FPGA_FIRMWARE – TSW14J56 向け FPGA ファームウェア
High Speed Data Converter Pro GUI Installer, v5.20 (Rev. V) – SLWC107V.ZIP (591800KB)
Software for Creating High Speed DAC Patterns (Win 7 Version) – SLWC110.ZIP (465178KB)
Software for Creating High Speed DAC Patterns (XP Version) – SLWC111.ZIP (448136KB)
設計ファイル
技術資料
| 種類 | タイトル | 英語版のダウンロード | 日付 | |
|---|---|---|---|---|
| * | ユーザー・ガイド | TSW14J56 JESD204B High-Speed Data Capture/ Pattern Generator Card User's Guide | 2016年 1月 11日 | |
| 技術記事 | Keys to quick success using high-speed data converters | 2020年 10月 13日 | ||
| その他の技術資料 | TSW14J56EVM EU Declaration of Conformity (DoC) | 2019年 1月 2日 | ||
| アプリケーション・ノート | Automated Data Transfer Between TSW40RF80 and TSW14J56 using MATLAB | 2017年 8月 2日 | ||
| ユーザー・ガイド | High-Speed Data Converter Pro GUI | 2017年 3月 16日 | ||
| その他の技術資料 | TSW14J56EVM FPGA Firmware | 2016年 1月 6日 | ||
| アプリケーション・ノート | Extending JESD204B Link Distance on Low-Cost Substrates | 2015年 12月 22日 | ||
| ユーザー・ガイド | PMP10214 Test Results | 2015年 11月 3日 | ||
| 技術記事 | JESD204B: Serial link quality tradeoffs and tools for optimization | 2015年 3月 20日 | ||
| 技術記事 | JESD204B: Determining your link configuration | 2014年 9月 24日 |