NEW

TPLD1201

プレビュー

8 本の汎用入出力 (GPIO) を搭載したプログラマブル ロジック デバイス

製品詳細

Rating Catalog Operating temperature range (°C) -40 to 150
Rating Catalog Operating temperature range (°C) -40 to 150
X2QFN (RWB) 12 2.56 mm² 1.6 x 1.6
  • 8 つの汎用入出力:
    • デジタル入力のヒステリシス、低電圧スレッショルド、内部プルアップ / プルダウン抵抗を構成可能
    • プッシュプル、オープン ドレイン (PMOS/NMOS)、高インピーダンス出力
  • 1.8V、2.5V、3.3V、および 5V アプリケーションをサポート
  • マクロセルを構成可能:
    • 2 ビット、3 ビット、および 4 ビットのルックアップ テーブル (LUT)
    • D タイプ フリップ フロップまたはラッチ、リセット / セット オプションありとなし
    • パイプ遅延 - 8 段、2 出力
    • カウンタまたは遅延ジェネレータを選択可能
    • グリッチ除去フィルタまたはエッジ検出器をプログラム可能
    • アナログ コンパレータ - VREF と入力ゲインを選択可能
    • 固定またはレシオメトリックの内部電圧リファレンス
    • 25kHz および 2MHz の RC 発振器 - 内部分圧器段
  • 拡張温度範囲:-40℃~125℃
  • 開発ツール:
    • InterConnect Studio
    • TPLD1201 評価基板
    • TPLD プログラミング基板
  • 8 つの汎用入出力:
    • デジタル入力のヒステリシス、低電圧スレッショルド、内部プルアップ / プルダウン抵抗を構成可能
    • プッシュプル、オープン ドレイン (PMOS/NMOS)、高インピーダンス出力
  • 1.8V、2.5V、3.3V、および 5V アプリケーションをサポート
  • マクロセルを構成可能:
    • 2 ビット、3 ビット、および 4 ビットのルックアップ テーブル (LUT)
    • D タイプ フリップ フロップまたはラッチ、リセット / セット オプションありとなし
    • パイプ遅延 - 8 段、2 出力
    • カウンタまたは遅延ジェネレータを選択可能
    • グリッチ除去フィルタまたはエッジ検出器をプログラム可能
    • アナログ コンパレータ - VREF と入力ゲインを選択可能
    • 固定またはレシオメトリックの内部電圧リファレンス
    • 25kHz および 2MHz の RC 発振器 - 内部分圧器段
  • 拡張温度範囲:-40℃~125℃
  • 開発ツール:
    • InterConnect Studio
    • TPLD1201 評価基板
    • TPLD プログラミング基板

TPLD1201 は、組み合わせ論理、順序論理、および混合信号の機能を持つ多用途のプログラマブル ロジック IC を備えたテキサス・インスツルメンツのプログラマブル ロジック デバイス (TPLD) ファミリのデバイスです。TPLD は、タイミング遅延、電圧モニタ、システム リセット、電源シーケンス IC、I/O エクスパンダなどの共通のシステム機能を実装するための統合型低消費電力ソリューションを提供します。このデバイスは構成可能な I/O 構造を採用しているため、混合信号環境で互換性を拡張し、必要な個別部品の数を減らすことができます。

システム設計者は、不揮発性メモリを一時的にエミュレートするか、 InterConnect Studio を通じてワンタイム プログラマブル (OTP) を永続的にプログラミングすることにより、回路を作成し、マクロセル、I/O ピン、および相互接続を構成できます。 TPLD1201 はハードウェアおよびソフトウェアのエコシステムによってサポートされており、アプリケーション ノート、リファレンス デザイン、設計例が提供されています。詳細および設計ツールへのアクセスについては、ti.com をご覧ください。

TPLD1201 は、組み合わせ論理、順序論理、および混合信号の機能を持つ多用途のプログラマブル ロジック IC を備えたテキサス・インスツルメンツのプログラマブル ロジック デバイス (TPLD) ファミリのデバイスです。TPLD は、タイミング遅延、電圧モニタ、システム リセット、電源シーケンス IC、I/O エクスパンダなどの共通のシステム機能を実装するための統合型低消費電力ソリューションを提供します。このデバイスは構成可能な I/O 構造を採用しているため、混合信号環境で互換性を拡張し、必要な個別部品の数を減らすことができます。

システム設計者は、不揮発性メモリを一時的にエミュレートするか、 InterConnect Studio を通じてワンタイム プログラマブル (OTP) を永続的にプログラミングすることにより、回路を作成し、マクロセル、I/O ピン、および相互接続を構成できます。 TPLD1201 はハードウェアおよびソフトウェアのエコシステムによってサポートされており、アプリケーション ノート、リファレンス デザイン、設計例が提供されています。詳細および設計ツールへのアクセスについては、ti.com をご覧ください。

ダウンロード 字幕付きのビデオを表示 ビデオ
詳細リクエスト

詳細なデータシートと他のリソースが入手可能です。ご請求

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TPLD1201プログラマブル ロジック デバイス データシート PDF | HTML 英語版 PDF | HTML 2023年 11月 13日
証明書 TPLD1201-RWB-EVM EU Declaration of Conformity (DoC) (Rev. A) 2023年 10月 12日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

TPLD-PROGRAM — TI のプログラマブル ロジック デバイス (TPLD) 評価基板との互換性があるプログラマ (書き込みツール) キット

このツールを使用すると、InterConnect Studio を実行しているコンピュータと TPLD 評価基板 (EVM) を接続し、デバイスへの電力供給やプログラミング (書き込み) を実行することができます。このツールは TPLD 評価基板 (EVM) に接続することを意図していますが、TPLD サンプルは付属していないことに注意してください。
ユーザー ガイド: PDF | HTML
評価ボード

TPLD1201-RWB-EVM — TPLD1201 RWB パッケージ ソケット搭載の評価基板

TPLD1201-RWB-EVM を使用すると、TPLD1201RWB デバイスを基板に半田付けする必要なしで、このデバイスを構成することができます。Interconnect Studio (ICS) ソフトウェアを使用すると、評価、開発、シミュレーション、プログラミング (書き込み) を迅速に実行できます。プログラム (書き込み) 後、TI のプログラマブル ロジック (TPLD) デバイスをソケットから取り外し、開発ユーザーのシステムに取り付けることができます。デバイスをプログラムする (書き込む) には、TPLD-PROGRAM ボードと Interconnect Studio (...)
パッケージ ピン数 ダウンロード
X2QFN (RWB) 12 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ