LMK04806 低ノイズ、クロック・ジッタ・クリーナ、デュアル・カ スケード PLL および 2.5 GHz VCO 内蔵 | TIJ.co.jp

LMK04806
この製品はすでに市場にリリースされており、ご購入できます。 一部の製品は、より新しい代替品を使用できる可能性があります。
低ノイズ、クロック・ジッタ・クリーナ、デュアル・カ スケード PLL および 2.5 GHz VCO 内蔵

低ノイズ、クロック・ジッタ・クリーナ、デュアル・カ スケード PLL および 2.5 GHz VCO 内蔵 - LMK04806
データシート
 

推奨代替製品

  • LMK04803  -  低ノイズ、クロック・ジッタ・クリーナ、デュアル・カスケード PLL および 1.9 GHz VCO 内蔵
  • LMK04805  -  低ノイズ、クロック・ジッタ・クリーナ、デュアル・カスケード PLL および 2.2 GHz VCO 内蔵
  • LMK04808  -  低ノイズ、クロック・ジッタ・クリーナ、デュアル・カスケード PLL および 2.9 GHz VCO 内蔵
  • LMK04821  -  超低ジッタ・シンセサイザとジッタ・クリーナ、JESD204B サポート付き

概要

The LMK0480x family is the industry’s highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum architecture is capable of 111 fs rms jitter (12 kHz to 20 MHz) using a low noise VCXO module or sub-200 fs rms jitter (12 kHz to 20 MHz) using a low cost external crystal and varactor diode.

The dual loop architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides low-noise jitter cleaner functionality while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or the integrated crystal oscillator with an external tunable crystal and varactor diode. When paired with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the tunable crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or tunable crystal used in PLL1.

特長

  • Ultra-Low RMS Jitter Performance
    • 111 fs RMS Jitter (12 kHz to 20 MHz)
    • 123 fs RMS Jitter (100 Hz to 20 MHz)
  • Dual Loop PLLatinum™ PLL Architecture
  • PLL1
    • Integrated Low-Noise Crystal Oscillator
      Circuit
    • Holdover Mode when Input Clocks are Lost
    • Automatic or Manual Triggering/Recovery
  • PLL2
    • Normalized PLL Noise Floor of –227 dBc/Hz
    • Phase Detector Rate up to 155 MHz
    • OSCin Frequency-Doubler
    • Integrated Low-Noise VCO
  • 2 Redundant Input Clocks with LOS
    • Automatic and Manual Switch-Over Modes
  • 50 % Duty Cycle Output Divides, 1 to 1045 (Even
    and Odd)
  • 12 LVPECL, LVDS, or LVCMOS Programmable
    Outputs
  • Digital Delay: Fixed or Dynamically Adjustable
  • 25 ps Step Analog Delay Control.
  • 14 Differential Outputs. Up to 26 Single Ended.
    • Up to 6 VCXO/Crystal Buffered Outputs
  • Clock Rates of up to 1536 MHz
  • 0-Delay Mode
  • Three Default Clock Outputs at Power Up
  • Multi-Mode: Dual PLL, Single PLL, and Clock
    Distribution
  • Industrial Temperature Range: –40 to 85°C
  • 3.15-V to 3.45-V Operation
  • 2 Dedicated Buffered/Divided OSCin Clocks
  • Package: 64-Pin WQFN (9.0 × 9.0 × 0.8 mm)

Design with LMK04806

Recommend Input Frequency Output Frequencies
 MHz
Input Frequency  MHz
 MHz  MHz

機能一覧

他の製品と比較 単一ループ PLL メール Excelへダウンロード
Part number オーダー・オプション Number of outputs Output type Output frequency (Min) (MHz) Output frequency (Max) (MHz) Number of Inputs Input type Supply voltage (Min) (V) Divider ratio Supply voltage (Max) (V) Operating temperature range (C) Rating
LMK04806 ご注文 14     LVCMOS
LVDS
LVPECL    
0.22     2600     2     LVCMOS
LVDS
LVPECL    
3.15     1 to 1045     3.45     -40 to 85     Catalog    
LMK04805 ご注文 14     LVCMOS
LVDS
LVPECL    
0.22     2370     2     LVCMOS
LVDS
LVPECL    
3.15     1 to 1045     3.45     -40 to 85     Catalog    
LMK04808 ご注文 14     LVCMOS
LVDS
LVPECL    
0.22     3072     2     LVCMOS
LVDS
LVPECL    
3.15     1 to 1045     3.45     -40 to 85     Catalog    
LMK04906 ご注文 7     LVCMOS
LVDS
LVPECL    
0.22     2600     3     LVCMOS
LVDS
LVPECL    
3.15     1 to 1045     3.45     -40 to 85     Catalog