Altera FPGA 向けアナログ

概要

ADC

DAC

クロック

ツールとサポート

ツールとサポート

TI は、JESD204B シリアル・インターフェイス対応の ADC や DAC を使用する回路の迅速な評価、設計、リリースを可能にするハードウェア、ソフトウェア・ツールのほか、技術資料を提供しています。

評価用データ・キャプチャ・カードや使いやすい GUI のほか、アプリケーション・ノートやホワイト・ペーパーも用意されており、製品開発が容易になります。

評価モジュール

• ADC3k 産業用高速 ADC の評価モジュール
• DEV-ADC34J22 評価モジュール
• ADC12J4000 評価モジュール
• TSW14J56 評価モジュール：パターン・ジェネレータおよびデータ・キャプチャ・カード
• ADS42JB69 評価モジュール
• DAC38J84 評価モジュール
• LMK04828 評価モジュール
• TSW2110 評価モジュール、TSW2110 評価モジュール： 低コスト、水晶フィルタ処理、10MHz ソース
• TSW2200 評価モジュール、TSW2200 評価モジュール： 低コスト、ポータブル電源

ソフトウェア

• 高速データ・コンバータ・プロ・ソフトウェア
• TSW1400 高速データ・コンバータ・プロ
• WEBENCH® Clock Architect
• デバイス・レジスタ・プログラミング用 CodeLoader ソフトウェア
• ループ・フィルタ、デバイス構成/シミュレーション用クロック設計ツール・ソフトウェア

TI のエキスパートによる JESD204B 関連の技術記事

• 最小の消費電力を実現する DC 結合 AFE のリファレンス・デザイン（50MSPS）
• Tips & Tricks: JESD204B simplifies multi-chip synchronization（英語）
• Why JESD204B may solve a lot of your system design headaches（英語）
• Enabling larger, phased-array radars with JESD204B（英語）
• Signal Chain Basics #83: JESD204B for high-speed data converter digital interfaces（英語）
• JESD204B vs. LVDS in high speed data converters（英語）

その他の JESD204B データ・コンバータ・リソース

• Interoperability of JESD204B ADS42JB69 ADC Family with Altera FPGAs（英語）
• Interoperability of JESD204B DAC38J84 DAC family with Altera FPGAs（英語）
• Understanding JESD204B Subclasses and Deterministic Latency（英語）
• JESD204B Start Up: Configuration Requirements and Debug（英語）

近日発売予定の JESD204B 製品の追加情報のご請求

TI の E2E コミュニティは、設計エンジニア同士の知識の共有を可能にします。

• 高速データ・コンバータ・フォーラム
• クロック/タイマ・フォーラム