TPD2E1B06
- Provides System Level ESD Protection for Low
Voltage IO Interface - IEC 61000-4-2 Level 4 ESD Rating
- Low IO Capacitance: 0.85 pF (Typical)
- DC Breakdown Voltage: 7 V (Minimum)
- Ultra-Low Leakage Current: 10 nA (Maximum)
- Low ESD Clamping Voltage
- Temperature Range: –40°C to 125°C
- Small Easy-to-Route DRL package
The TPD2E1B06 device is a dual-channel, ultra-low capacitance ESD protection device. It offers ±10-KV IEC contact ESD protection. Its 1-pF line capacitance makes it suitable for a wide range of applications. Typical application interfaces are USB 2.0, LVDS, and I2C. The TPD2E1B06 device has two common layout methods, and both are highlighted in Layout.
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | TPD2E1B06 Dual-Channel High-Speed ESD Protection Device データシート (Rev. D) | PDF | HTML | 2016年 4月 27日 | ||
アプリケーション・ノート | ESD and Surge Protection for USB Interfaces (Rev. B) | PDF | HTML | 2024年 1月 11日 | |||
ユーザー・ガイド | Reading and Understanding an ESD Protection Data Sheet (Rev. A) | PDF | HTML | 2023年 9月 19日 | |||
アプリケーション・ノート | Capacitance Requirements for High Speed Signals (Rev. A) | PDF | HTML | 2023年 8月 21日 | |||
セレクション・ガイド | System-Level ESD Protection Guide (Rev. D) | 2022年 9月 7日 | ||||
アプリケーション・ノート | ESD Packaging and Layout Guide (Rev. B) | PDF | HTML | 2022年 8月 18日 | |||
アプリケーション・ノート | ESD Protection Layout Guide (Rev. A) | PDF | HTML | 2022年 4月 7日 | |||
ユーザー・ガイド | Generic ESD Evaluation Module User's Guide (Rev. A) | PDF | HTML | 2021年 9月 27日 | |||
ホワイト・ペーパー | Designing USB for short-to-battery tolerance in automotive environments | 2016年 2月 10日 | ||||
EVM ユーザー ガイド (英語) | HVL054 User's Guide | 2013年 8月 12日 | ||||
Analog Design Journal | Design Considerations for System-Level ESD Circuit Protection | 2012年 9月 25日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ESDEVM — 汎用 ESD の評価モジュール
<p>The electrostatic-sensitive device (ESD) evaluation module (EVM) is a development platform for most of our ESD portfolio. The board comes with all traditional ESD footprints in order to test any number of devices. Devices can be soldered onto their respect footprint and then tested.</p>
(...)
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
PMP40001 — 2 ~ 3 セル・バッテリ入力パワーバンクを使用し 5/12/20V3A を出力する USB Type-C PD DFP のリファレンス・デザイン
PMP40441 — USB PD PPS 向け、マルチセル昇降圧バッテリ・チャージャ・システムのリファンレス・デザイン
PMP40294 — 双方向バッテリ電源システム +USB A 5V 2A 出力のリファレンス・デザイン
PMP40280 — 双方向バッテリ初期化システム制御ボードのリファレンス・デザイン
パッケージ | ピン数 | ダウンロード |
---|---|---|
SOT-5X3 (DRL) | 6 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。