SN54SC8T595-SEP
- VID 未定
- 放射線耐性：
- 125℃において 43MeV-cm2/mg のシングル イベント ラッチアップ (SEL) 耐性
- すべてのウェハー ロットについての 30krad(Si) までの吸収線量耐性放射線ロット受け入れテスト (TID RLAT)
- シングル イベント過渡 (SET) 特性：LET = 43MeV-cm2/mg (最大値)
-
幅広い動作範囲：1.2V～5.5V
-
単一電源電圧レベル シフタ：
-
昇圧変換：
-
1.2V ～ 1.8V
-
1.5V～2.5V
-
1.8V～3.3V
-
3.3V～5.0V
-
-
降圧変換：
- 5.0V、3.3V、2.5V から 1.8V
- 5.0V、3.3V から 2.5V
- 5.0V～3.3V
-
- 5.5V 耐圧入力ピン
- 標準ピン配置をサポート
- 5V または 3.3V の VCC で最大 150Mbps
- JESD 17 準拠で 250mA 超のラッチアップ性能
- 宇宙用強化プラスチック
- 管理されたベースライン
- Au ボンド ワイヤと NiPdAu リード仕上げ
- NASA ASTM E595 アウトガス仕様に適合
- 単一の製造、アセンブリ、テスト施設
- 長期にわたる製品ライフ サイクル
- 製品のトレーサビリティ
SN54SC8T595-SEP デバイスには 8 ビットのシリアル イン、パラレル アウトのシフト レジスタが搭載されており、8 ビットの D タイプ ストレージ レジスタへデータを供給します。ストレージ レジスタはパラレル 3 ステート出力を備えています。シフト レジスタとストレージ レジスタの両方に、それぞれ独立したクロックが供給されます。シフト レジスタはダイレクト オーバーライディング クリア (SRCLR) 入力、シリアル (SER) 入力、カスケード用シリアル出力 (QH’) を備えています。出力イネーブル (OE) 入力が HIGH のとき、出力は高インピーダンス状態になります。内部レジスタ データは、OE 入力の動作による影響を受けません。出力レベルは電源電圧 (VCC) を基準としており、1.8V、2.5V、3.3V、5V の CMOS レベルをサポートしています。
入力は低スレッショルド回路を使用して設計され、低電圧 CMOS 入力の昇圧変換 (例：1.2V 入力から 1.8V 出力、1.8V 入力から 3.3V 出力) をサポートします。また、5V 許容の入力ピンにより、降圧変換 (例：3.3V から 2.5V 出力) が可能です。
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板
14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。
14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板
14-24-NL-LOGIC-EVM は、14 ピンから24 ピンの BQA、BQB、RGY、RSV、RJW、RHL の各パッケージに封止した各種ロジック デバイスや変換デバイスをサポートする設計を採用したフレキシブルな評価基板 (EVM) です。
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| TSSOP (PW) | 16 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点