トップ

製品の詳細

パラメータ

DSP 6 C64x+ On-chip L2 cache/RAM 3648 KB Other on-chip memory 768 KB Operating systems DSP/BIOS DRAM DDR2, SDRAM Ethernet MAC 10/100/1000 I2C 1 Approx. price (US$) 282.24 | 100u Operating temperature range (C) -40 to 100 Rating HiRel Enhanced Product open-in-new その他の C6000 浮動小数点 DSP

パッケージ|ピン|サイズ

FCBGA (GTZ) 737 576 mm² 24 x 24 open-in-new その他の C6000 浮動小数点 DSP

特長

  • Six On-Chip TMS320C64x+ Megamodules
  • Endianess: Little Endian, Big Endian
  • C64x+ Megamodule Main Features:
    • High-Performance, Fixed-Point TMS320C64x+ DSP
    • 500/625/700 MHz
    • Eight 32-Bit Instructions/Cycle
    • 4000 MIPS/MMACS (16-Bits) at 500 MHz
    • Dedicated SPLOOP Instruction
    • Compact Instructions (16-Bit)
    • Instruction Set Enhancements
    • Exception Handling
    • L1/L2 Memory Architecture:
      • 256K-Bit (32K-Byte) L1P Program RAM/Cache
        [Direct Mapped, Flexible Allocation]
      • 256K-Bit (32K-Byte) L1D RAM/Cache
        [2-Way Set-Associative, Flexible Allocation]
      • 4.75M-Bit (608K-Byte) L2 Unified Mapped RAM/Cache
        [4-Way Set-Associative, Flexible Allocation]
      • L1P Memory Controller
      • L1D Memory Controller
      • L2 Memory Controller
    • Time Stamp Counter
    • One 64-Bit General-Purpose/Watchdog Timer
  • Shared Peripherals and Interfaces
    • EDMA Controller (64 Independent Channels)
    • Shared Memory Architecture
      • Shared L2 Memory Controller
      • 768K-Byte of RAM
      • Boot ROM
    • Three Telecom Serial Interface Ports (TSIPs)
      • Each TSIP is 8 Links of 8 Mbps per Direction
    • 32-Bit DDR2 Memory Controller (DDR2-533 SDRAM)
      • 256 M-Byte × 2 Addressable Memory Space
    • Two 1x Serial RapidIO® Links, v1.2 Compliant
      • 1.25-, 2.5-, 3.125-Gbps Link Rates
      • Message Passing, DirectIO Support, Error Management
        Extensions, and Congestion Control
      • IEEE 1149.6 Compliant I/Os
    • UTOPIA
      • UTOPIA Level 2 Slave ATM Controller
      • 8/16-Bit Transmit and Receive Operations up to
        50 MHz per Direction
      • User-Defined Cell Format up to 64 Bytes
    • Two 10/100/1000 Mb/s Ethernet MACs (EMACs)
      • Both EMACs are IEEE 802.3 Compliant
      • EMAC0 Supports:
        • MII, RMII, SS-SMII, GMII, and RGMII
        • 8 Independent Transmit (TX) Channels
        • 8 Independent Receive (RX) Channels
      • EMAC1 Supports:
        • RMII, SS-SMII and RGMII
        • 8 Independent Transmit (TX) Channels
        • 8 Independent Receive (RX) Channels
      • Both EMACs (EMAC0 and EMAC1) Share MDIO Interface
    • 16-Bit Host-Port Interface (HPI)
    • One Inter-Integrated Circuit (I2C) Bus
    • Six Shared 64-Bit General-Purpose Timers
  • System PLL and PLL Controller
  • Secondary PLL and PLL Controller, Dedicated to EMAC
  • Third PLL and PLL Controller Dedicated to DDR2 Memory Controller
  • 16 General-Purpose I/O (GPIO) Pins
  • IEEE-1149.1 (JTAG™) Boundary-Scan-Compatible
  • 737-Pin Ball Gird Array (BGA) Package (ZTZ/GTZ Suffix),
    0.8-mm Ball Pitch
  • 0.09-µm/7-Level Cu Metal Process (CMOS)
  • 3.3-, 1.8-, 1.5-, 1.2-V I/O Supplies
  • 1.0-/1.1-, 1.2-V Core Supplies
  • Commercial Temperature [0°C to 85°C]
  • Extended Temperature [–40°C to 100°C]
  • Only 625-MHz Device Offered in GTZ Package

open-in-new その他の C6000 浮動小数点 DSP

概要

The SM320C6472 device is a Texas Instruments next-generation fixed-point digital signal processor (DSP) targeting high-performance computing applications, including high-end industrial, mission-critical, high-end image and video, communication, media gateways, and remote access servers. This device was designed with these applications in mind. A common key requirement of these applications is the availability of large on-chip memories to handle vast amounts of data during processing. With 768K-Byte of shared RAM and 608K-Byte local L2 RAM per C64x+ Megamodule, the SM320C6472 device can eliminate the need for external memory, thereby reducing system power dissipation and system cost and optimizing board density.

The SM320C6472 device has six optimized TMS320C64x+™ megamodules, which combine high performance with the lowest power dissipation per port. The TMS320C6472 device includes three different speeds: 500 MHz, 625 MHz, and 700 MHz. The C64x+ megamodules are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. The C64x+ megamodule is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making devices like SM320C6472 an excellent choice for applications including video and telecom infrastructure, imaging/medical, and wireless infrastructure (WI). The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.

The C64x+ megamodule core employs eight functional units, two register files, and two data paths. Like the earlier C6000 devices, two of these eight functional units are multipliers or .M units. Each C64x+ megamodule core .M unit doubles the multiply throughput versus the C64x core by performing four 16-bit x 16-bit multiply-accumulates (MACs) every clock cycle. Thus, eight 16-bit x 16-bit MACs can be executed every cycle on the C64x+ core. At a 500-MHz clock rate, this means 4000 16-bit MMACs can occur every second. Moreover, each multiplier on the C64x+ megamodule core can compute one 32-bit x 32-bit MAC or four 8-bit x 8-bit MACs every clock cycle.

The C64x+ megamodule integrates a large amount of on-chip memory organized as a two-level memory system. The level-1 (L1) program and data memories on this C64x+ megamodule are 32KB each. This memory can be configured as mapped RAM, cache, or some combination of the two. When configured as cache, L1 program (L1P) is a direct mapped cache where as L1 data (L1D) is a two-way set associative cache. The level 2 (L2) memory is shared between program and data space and is 608K-Byte in size. L2 memory can also be configured as mapped RAM, cache, or some combination of the two. The C64x+ megamodule also has a 32-bit peripheral configuration (CFG) port, an internal DMA (IDMA) controller, a system component with reset/boot control, interrupt/exception control, a power-down control, and a free-running 32-bit timer for time stamp.

The peripheral set includes: three Telecom Serial Interface Port (TSIPs); an 16/8 bit Universal Test and Operations PHY Interface for Asynchronous Transfer Mode (ATM) Slave [UTOPIA Slave] port; two 10/100/1000 Ethernet media access controllers (EMACs), which provide an efficient interface between the C6472 DSP core processor and the network; a management data input/output (MDIO) module (shared by both EMACs) that continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system; a Serial RapidIO® with two 1x lanes and support for packet forwarding; a 32-bit DDR2 SDRAM interface; 12 64-bit general-purpose timers; an inter-integrated circuit bus module (I2C); 16 general-purpose input/output ports (GPIO) with programmable interrupt/event generation modes; and a 16-bit multiplexed host-port interface (HPI16).

The C6472 device has a complete set of development tools which includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.

open-in-new その他の C6000 浮動小数点 DSP
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 1
種類 タイトル 英語版のダウンロード 日付
* データシート Fixed-Point Digital Signal Processor. データシート 2010年 10月 7日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア開発

デバッグ・プローブ ダウンロード
Spectrum Digital XDS200 USB エミュレータ
TMDSEMU200-U Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ(TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属)とホスト側の USB 2.0 (...)

$295.00
特長

XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ(エミュレータ)ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。

XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。

TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています(付属するアダプタは、モデルによって異なります)。

XDS200 は、従来型の IEEE1149.1(JTAG)、IEEE1149.7(cJTAG)、ARM のシリアル・ワイヤ・デバッグ(SWD)とシリアル・ワイヤ出力(SWO)をサポートしており、+1.5V ~ 4.1V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG(cJTAG)は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。

シリアル・ワイヤ・デバッグ(SWD)とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力(SWO)を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。

すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード(480Mbps)をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。

XDS200 ファミリには、TI の (...)

デバッグ・プローブ ダウンロード
Blackhawk XDS560v2 システム・トレース USB エミュレータ
TMDSEMU560V2STM-U The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

$995.00
特長

XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

デバッグ・プローブ ダウンロード
Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット
TMDSEMU560V2STM-UE The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

$1,495.00
特長
  • XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

ドライバとライブラリ ダウンロード
C64x+DSPLIB
SPRC265 TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Optimized DSP routines including functions for:

  • Adaptive filtering
  • Correlation
  • FFT
  • Filtering and convolution: FIR, biquad, IIR, convolution
  • Math: Dot products, max value, min value, etc.
  • Matrix operations
ドライバとライブラリ ダウンロード
IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
C6000 コード生成ツール:コンパイラ
C6000-CGT — TI C6000 C/C++ コンパイラ / アセンブリ言語ツールは C66x マルチコア、C674x、C64x+ シングルコア・デジタル・シグナル・プロセッサなどの TI C6000 デジタル・シグナル・プロセッサ・プラットフォーム向けアプリケーションの開発をサポートしています。
特長
  • v8.3.0 以降の C6000 コード生成ツールで使用可能:
    • C++14 規格 ISO/IEC 14882:2014 のサポート(C++03 はサポート対象外)
  • リリース v8.2.0 以降の C6000 コード生成ツールで使用可能:
    • 浮動小数点から unsigned char(符号なし文字型)または unsigned short(符号なし短整数型)への変換により、RTS ライブラリ呼び出しを生成
    • OpenCL-C ベクタ型性能の改善
  • リリース v8.1.0 以降の C6000 コード生成ツールで使用可能:
    • OpenCL-C カーネルのコンパイルの際にコンパイル時間とメモリ使用量を節減

TI コンパイラのサポート

TI E2E™ コミュニティでは TI コンパイラへのサポートを提供しています。
IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
マルチコア・プロセッサ Code Composer Studio(CCStudio)統合開発環境(IDE)
CCSTUDIO-KEYSTONE

Download the latest version of Code Composer Studio

Code Composer Studio™ - Integrated Development Environment for Multicore DSP and ARM including KeyStone Processors and Jacinto Processors

Code Composer Studio is an integrated development environment (IDE) that supports TI's Microcontroller and Embedded Processors portfolio. Code Composer Studio (...)

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
FCBGA (GTZ) 737 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

Flexible Two Chip Wireless Backhaul Solution

As the mandate for capacity continues to skyrocket, networks carrying yottabits of traffic will become a reality in the not too distant future. To achieve this

投稿日: 19-Feb-2014
時間: 02:09

Learn more about the TCI6631K2L SoC in our product brief.

関連ビデオ