Eight SM320C66x DSP Core Subsystems at 1.00 GHz
- 32KB L1P, 32KB L1D, 512KB L2 Per Core
- 4MB Shared L2
Multicore Navigator and TeraNet Switch Fabric - 2 Tb
Network Coprocessors- Packet Accelerator, Security Accelerator
Four Lanes of SRIO 2.1 - 5 Gbaud Per Lane Full Duplex
Two Lanes PCIe Gen2 - 5 Gbaud Per Lane Full Duplex
HyperLink - Up to 50Gbaud Operation at -40C to 105C and 25 GBaud at -55C to 115C, Full Duplex
Ethernet MAC Subsystem - Two SGMII Ports w/ 10/100/1000 Mbps operation
64-Bit DDR3 Interface (DDR3-1600) - 8 GByte Addressable Memory Space
16-Bit EMIF - Async SRAM, NAND and NOR Flash Support
Two Telecom Serial Ports (TSIP) - 2/4/8 Lanes at 32.768/16.384/8.192
UART Interface
I2C Interface
16 GPIO Pins
SPI Interface
Sixteen 64-Bit Timers
Three On-Chip PLLs

open-in-new

その他の DSP (デジタル・シグナル・プロセッサ）

The SM320C6678 Multicore Fixed and Floating Point Digital Signal Processor is based on TI's KeyStone multicore architecture. Integrated with eight C66x CorePac DSPs, each core runs at 1.0 GHz enabling up to 8 GHz. The device supports high-performance signal processing applications such as mission critical, medical imaging, test, and automation. The C6678 platform is power efficient and easy to use. The C66x CorePac DSP is fully backward compatible with all existing C6000 family of fixed and floating point DSPs.

open-in-new

その他の DSP (デジタル・シグナル・プロセッサ）

ダウンロード

技術資料

star

= TI が選択したこの製品の主要ドキュメント

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。

すべて表示 65

	種類	タイトル	日付
*	データシート	SM320C6678-HIREL Multicore Fixed and Floating-Point Digital Signal Processor データシート (Rev. A)	2014年 4月 3日
*	エラッタ	TMS320C6678 Multcore Fixed & Floating-Point DSP Silicon Errata (Revs 1.0, 2.0) (Rev. H)	2015年 6月 29日
	ユーザー・ガイド	SYS/BIOS (TI-RTOS Kernel) User's Guide (Rev. V)	2020年 6月 1日
	アプリケーション・ノート	Hardware Design Guide for KeyStone Devices (Rev. D)	2019年 3月 21日
	技術記事	Bringing the next evolution of machine learning to the edge	2018年 11月 27日
	技術記事	Industry 4.0 spelled backward makes no sense – and neither does the fact that you haven’t heard of TI’s newest processor yet	2018年 10月 30日
	技術記事	How quality assurance on the Processor SDK can improve software scalability	2018年 8月 22日
	アプリケーション・ノート	DDR3 Design Requirements for KeyStone Devices (Rev. C)	2018年 1月 23日
	アプリケーション・ノート	Thermal Design Guide for DSP and ARM Application Processors (Rev. B)	2017年 8月 14日
	ユーザー・ガイド	Phase-Locked Loop (PLL) for KeyStone Devices User's Guide (Rev. I)	2017年 7月 26日
	アプリケーション・ノート	KeyStone DDR3 Initialization (Rev. E)	2016年 10月 28日
	技術記事	Clove: Low-Power video solutions based on Sitara™ AM57x processors	2016年 7月 21日
	ユーザー・ガイド	Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide (Rev. B)	2015年 5月 6日
	ユーザー・ガイド	Multicore Navigator (CPPI) for KeyStone Architecture User's Guide (Rev. H)	2015年 4月 9日
	ユーザー・ガイド	DDR3 Memory Controller for KeyStone I Devices User's Guide (Rev. E)	2015年 1月 20日
	ユーザー・ガイド	Power Sleep Controller (PSC) for KeyStone Devices User's Guide (Rev. C)	2014年 9月 4日
	ユーザー・ガイド	Serial RapidIO (SRIO) for KeyStone Devices User's Guide (Rev. C)	2014年 9月 3日
	ユーザー・ガイド	System Analyzer User's Guide (Rev. F)	2013年 11月 18日
	ユーザー・ガイド	PCI Express (PCIe) for KeyStone Devices User's Guide (Rev. D)	2013年 9月 30日
	ユーザー・ガイド	Bootloader for KeyStone Architecture User's Guide (Rev. C)	2013年 7月 15日
	ホワイト・ペーパー	Another Look at the Future of Medical Processing	2013年 7月 12日
	ホワイト・ペーパー	Medical Software Development on Keystone Devices	2013年 7月 12日
	ホワイト・ペーパー	Accelerating high-performance computing development with Desktop Linux SDK	2013年 7月 8日
	ユーザー・ガイド	Gigabit Ethernet Switch Subsystem for KeyStone Devices User's Guide (Rev. D)	2013年 7月 3日
	ユーザー・ガイド	C66x CorePac User's Guide (Rev. C)	2013年 6月 28日
	ユーザー・ガイド	Memory Protection Unit (MPU) for KeyStone Devices User's Guide (Rev. A)	2013年 6月 28日
	ユーザー・ガイド	HyperLink for KeyStone Devices User's Guide (Rev. C)	2013年 5月 28日
	ユーザー・ガイド	Security Accelerator (SA) for KeyStone Devices User's Guide (Rev. B)	2013年 2月 5日
	その他の技術資料	Multicore DSPs for High-Performance Video Coding	2013年 1月 22日
	その他の技術資料	OpenMP Programming for TMS320C66x Multicore DSPs (Rev. A)	2012年 11月 5日
	アプリケーション・ノート	SerDes Implementation Guidelines for the C66x	2012年 10月 31日
	その他の技術資料	TMS320C66x high-performance multicore DSPs for video surveillance	2012年 9月 6日
	アプリケーション・ノート	Multicore Programming Guide (Rev. B)	2012年 8月 29日
	ユーザー・ガイド	TMS320C6000 Assembly Language Tools v 7.3 User's Guide (Rev. W)	2012年 8月 21日
	ユーザー・ガイド	TMS320C6000 Optimizing Compiler v 7.3 User's Guide (Rev. U)	2012年 8月 21日
	ユーザー・ガイド	Packet Accelerator (PA) for KeyStone Devices User's Guide (Rev. A)	2012年 7月 11日
	ホワイト・ペーパー	Leveraging TI’s multicore processors for machine vision applications	2012年 5月 9日
	ユーザー・ガイド	Semaphore2 Hardware Module for KeyStone Devices User's Guide (Rev. A)	2012年 4月 24日
	その他の技術資料	TMS320C6678 Multicore DSP for Multimedia Infrastructure (Rev. A)	2012年 4月 11日
	ユーザー・ガイド	Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide (Rev. A)	2012年 3月 30日
	ユーザー・ガイド	Interrupt Controller (INTC) for KeyStone Devices User's Guide (Rev. A)	2012年 3月 27日
	ユーザー・ガイド	64-Bit Timer (Timer64) for KeyStone Devices User's Guide (Rev. A)	2012年 3月 22日
	ホワイト・ペーパー	KeyStone II Multicore Tackles Asymmetric Processor Programming Challenges	2012年 2月 23日
	ホワイト・ペーパー	Comparing TI's TMS320C6671 DSP with ADI’s ADSP-TS201S TigerSHARC Processor (Rev. A)	2012年 1月 6日
	アプリケーション・ノート	PCIe Use Cases for KeyStone Devices	2011年 12月 13日
	ユーザー・ガイド	Multicore Shared Memory Controller (MSMC) for KeyStone Devices User's Guide (Rev. A)	2011年 10月 15日
	アプリケーション・ノート	Power Consumption Guide for the C66x	2011年 10月 6日
	ユーザー・ガイド	Embedded Trace for KeyStone Devices User's Guide (Rev. A)	2011年 9月 22日
	ユーザー・ガイド	Inter-Integrated Circuit (I2C) User's Guide for the C66x DSP	2011年 9月 2日
	ホワイト・ペーパー	KeyStone Multicore SoC Tool Suite: one platform for all needs	2011年 6月 17日
	ユーザー・ガイド	External Memory Interface (EMIF16) for KeyStone Devices User's Guide (Rev. A)	2011年 5月 24日
	ホワイト・ペーパー	Middleware/Firmware design challenges due to dynamic raw NAND market	2011年 5月 19日
	その他の技術資料	TMS320C6671/72/74/78 High-Performance Multicore Fixed- and Floating-Point DSPs (Rev. B)	2011年 4月 25日
	アプリケーション・ノート	TMS320C66x DSP Generation of Devices (Rev. A)	2011年 4月 25日
	ホワイト・ペーパー	Software-Based Ultrasound Phase Rotation Beamforming on Multi-core DSP	2011年 3月 16日
	ホワイト・ペーパー	Software-based Ultrasound Beamforming on Multi-core DSPs	2011年 3月 6日
	ホワイト・ペーパー	KeyStone Memory Architecture White Paper (Rev. A)	2010年 12月 21日
	ユーザー・ガイド	C66x DSP Cache User's Guide	2010年 11月 9日
	アプリケーション・ノート	Clocking Design Guide for KeyStone Devices	2010年 11月 9日
	ユーザー・ガイド	DRx52x Inter-Integrated Circuit (I2C) Reference Guide	2010年 11月 9日
	ユーザー・ガイド	General-Purpose Input/Output (GPIO) User's Guide for the C66x DSP	2010年 11月 9日
	アプリケーション・ノート	Optimizing Loops on the C66x DSP	2010年 11月 9日
	ユーザー・ガイド	TMS320C649x DSP Universal Asynchronous Receiver/Transmitter (UART) User’s Guide	2010年 11月 9日
	ユーザー・ガイド	Telecom Serial Interface Port (TSIP) for the C66x DSP	2010年 11月 9日
	ユーザー・ガイド	Network Coprocessor for KeyStone Devices User's Guide	2010年 11月 2日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

デバッグ・プローブダウンロード

Spectrum Digital XDS200 USB エミュレータ

TMDSEMU200-U

295

概要

Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ（エミュレータ）ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB（Embedded Trace Buffer、組込みトレース・バッファ）を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ（TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属）とホスト側の USB 2.0 (...)

特長

XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ（エミュレータ）ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。

XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。

TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています（付属するアダプタは、モデルによって異なります）。

XDS200 は、従来型の IEEE1149.1（JTAG）、IEEE1149.7（cJTAG）、ARM のシリアル・ワイヤ・デバッグ（SWD）とシリアル・ワイヤ出力（SWO）をサポートしており、+1.5V ～ 4.1V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG（cJTAG）は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。

シリアル・ワイヤ・デバッグ（SWD）とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力（SWO）を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。

すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード（480Mbps）をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。

XDS200 ファミリには、TI の (...)

H.264 エンコーダのプロファイル	解像度とフレーム・レート	必要な 1.25GHz 動作の C66x DSP コアの数	必要な 1.25GHz 動作の TMS320C6678 デバイスの数
Base Profile（BP）	480p30	0.5 コア	<1 デバイス
Base (...)

SM320C6678-HIREL

High reliability product high performance 8-core C6678 fixed and floating-point DSP