14 ビット、250MSPS AD コンバータ（ADC）
製品の詳細
パラメータ
パッケージ｜ピン｜サイズ
特長
- Resolution: 14-Bit
- Conversion Rate: 250 MSPS
- Performance:
- Input: 240 MHz, –3 dBFS
- SNR: 70.1 dBFS
- Noise Spectral Density: –151.1 dBFS/Hz
- SFDR: 87 dBFS
- Non-HD2 and Non-HD3 SPUR: –92 dBFS
- No Input SNR: 71.1 dBFS
- Input: 240 MHz, –3 dBFS
- Power Dissipation: 584 mW
- Performance Rated up to 105°C (at thermal pad)
- JESD204B Subclass 1 Single Lane Serial Data Interface With Lane Rate Up To 5 Gb/s
- Buffered Analog Inputs
- Differential Input Phase and Amplitude Correction
- Input Sampling Clock Divider (Divide-by-1,2,4,8)
- 4-Wire Serial Peripheral Interface (SPI)
- 32-Pin WQFN Package (5×5 mm, 0.5-mm Pitch)
All trademarks are the property of their respective owners.
概要
The ADC14X250 device is a monolithic single-channel high performance analog-to-digital converter capable of converting analog input signals into 14-bit digital words with a sampling rate of 250 MSPS. This converter uses a differential pipelined architecture with integrated input buffer to provide excellent dynamic performance and low power consumption across an extended temperature range from –40°C to 105°C as measured at the device’s PCB footprint thermal pad.
The integrated input buffer eliminates charge kickback noise coming from the internal switched capacitor sampling circuits and eases the system-level design of the driving amplifier, anti-aliasing filter, and impedance matching. The buffer can be also be adjusted to correct for phase and amplitude imbalance of the differential input signal path to improve even order harmonic distortion. An input sampling clock divider provides integer divide ratios to simplify system clocking. An integrated low-noise voltage reference eases board level design without requiring external decoupling capacitors. The output digital data is provided through a JESD204B subclass 1 single lane interface from a 32-pin, 5-mm × 5-mm WQFN package. The ADC14X250 operates on 1.2 V, 1.8 V and 3.0 V power supplies. A SPI is available to configure the device that is compatible with 1.2-V to 3-V logic.
技術資料
| 種類 | タイトル | 英語版のダウンロード | 日付 | |
|---|---|---|---|---|
| * | データシート | ADC14X250 14-Bit 250 MSPS Single Channel ADC With 5 Gb/s JESD204B Output データシート | 2017年 4月 19日 | |
| 技術記事 | Keys to quick success using high-speed data converters | 2020年 10月 13日 | ||
| 技術記事 | How to achieve fast frequency hopping | 2019年 3月 3日 | ||
| セレクション・ガイド | TI Components for Aerospace and Defense Guide | 2017年 3月 22日 | ||
| 技術記事 | RF sampling: Learning more about latency | 2017年 2月 9日 | ||
| 技術記事 | Why phase noise matters in RF sampling converters | 2016年 11月 28日 |
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。ハードウェア開発
概要
The ADC14X250EVM is an evaluation board used to evaluate the ADC14X250 analog-to-digital converter (ADC) from Texas Instruments. The ADC14X250 is a single channel 14-bit ADC capable of operating at sampling rates up to 250 Mega Samples Per Second (MSPS) with outputs featuring a standard JESD204B (...)
特長
- Transformer coupled signal input network allowing a single-ended signal source
- LMK04828 system clock generator that generates the FPGA reference clock for the high speed serial interface
- Default transformer coupled clock input network to test the ADC performance with a very low-noise clock
- High speed (...)
ソフトウェア開発
JESD204 rapid design IP は、TI の高速データ・コンバータと組み合わせて使用する目的で、ロイヤルティ・フリーの提供を実施しています。 TI は、初期リンクの構成に関して、開発ユーザーの皆様を支援する予定です。特定の FPGA プラットフォームと TI のデータ・コンバータの JMODE の間での使用を想定したカスタマイズに対応します。TI は、この IP のテストを終えて展開する準備ができた段階で、セキュア・ダウンロード・リンクを経由してこの IP を提供します。
JESD204 rapid design IP は、以下の各 FPGA ファミリをサポートします。
- Xilinx® Virtex™ UltraScale™ と UltraScale+™
- Xilinx Kintex™ UltraScale と UltraScale+
- Xilinx Zynq™ UltraScale+ と Zynq UltraScale+ (Auto (...)
特長
- JEDEC の JESD204a/b/c の各プロトコルとの互換性あり
- サブクラス 1 の確定的待ち時間とマルチデバイス同期機能をサポート
- サポート対象のレーン・レート
- 8b/10b モードで最大 16.375Gbps
- 64b/66b モードで最大 20Gbps
- プロトコル関連のすべてのエラーに関する検出機能と報告機能をサポート
- 内蔵のトランスポート層は、レーンのデータをサンプリング・データに変換 (HD モードではサポートしない)
- FPGA 内部でロジックとメモリのフットプリントを最適化済みであり、アプリケーション・ロジック向けのリソースを解放 (また、該当する場合は、FPGA の小型化や低コスト化に貢献)
- ラインのレートに対して非同期であるクロック・レートでデータをエクスポートするなど、斬新な設計機能を搭載
設計ツールとシミュレーション
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。
設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。
事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。
PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。
開発の開始
- PSpice for TI シミュレータへのアクセスの申請
- ダウンロードとインストール
- シミュレーション方法説明ビデオのご視聴
特長
- Cadence の PSpice テクノロジーを活用
- デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
- 動的更新により、最新のデバイス・モデルに確実にアクセス可能
- 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
- 複数製品の同時分析をサポート
- OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
- オフライン作業が可能
- 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
- 自動的な測定と後処理
- モンテカルロ分析法
- ワーストケース分析
- 熱解析
リファレンス・デザイン
CAD/CAE シンボル
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| VQFN (RHB) | 32 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating/ リフローピーク温度
- MTBF/FIT の推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果
おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。