トップ

製品の詳細

パラメータ

Sample rate (Max) (MSPS) 65 Resolution (Bits) 12 Number of input channels 1 Analog input BW (MHz) 1000 Features Low Power Rating Catalog Input range (Vp-p) 2.25 Power consumption (Typ) (mW) 400 Architecture Pipeline SNR (dB) 68.5 ENOB (Bits) 11.3 SFDR (dB) 81 Operating temperature range (C) -40 to 85 Input buffer No open-in-new その他の 高速 ADCs (>10MSPS)

パッケージ|ピン|サイズ

HTQFP (PHP) 48 81 mm² 9 x 9 open-in-new その他の 高速 ADCs (>10MSPS)

特長

  • 12-Bit Resolution
  • 65-MSPS Maximum Sample Rate
  • 2-Vpp Differential Input Range
  • 3.3-V Single Supply Operation
  • 1.8-V to 3.3-V Output Supply
  • 400-mW Total Power Dissipation
  • Two’s Complement Output Format
  • On-Chip S/H and Duty Cycle Adjust Circuit
  • Internal or External Reference
  • 48-Pin TQFP Package With PowerPad
    (7 mm x 7 mm body size)
  • 64.5-dBFS SNR and 72-dBc SFDR at 65 MSPS and 190-MHz Input
  • Power-Down Mode
  • Single-Ended or Differential Clock
  • 1-GHz -3-dB Input Bandwidth
  • APPLICATIONS
    • High IF Sampling Receivers
    • Medical Imaging
    • Portable Instrumentation

CommsADC is a trademark of Texas Instruments.

open-in-new その他の 高速 ADCs (>10MSPS)

概要

The ADS5413 is a low power, 12-bit, 65-MSPS, CMOS pipeline analog-to-digital converter (ADC) that operates from a single 3.3-V supply, while offering the choice of digital output levels from 1.8 V to 3.3 V. The low noise, high linearity, and low clock jitter makes the ADC well suited for high-input frequency sampling applications. On-chip duty cycle adjust circuit allows the use of a non-50% duty cycle. This can be bypassed for applications requiring low jitter or asynchronous sampling. The device can also be clocked with single ended or differential clock, without change in performance. The internal reference can be bypassed to use an external reference to suit the accuracy and low drift requirements of the application.

The device is specified over full temperature range (–40°C to +85°C).

open-in-new その他の 高速 ADCs (>10MSPS)
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 18
種類 タイトル 英語版のダウンロード 日付
* データシート ADS5413: 12-bit, 65 MSPS CommsADC Analog-to-Digital Converter データシート 2003年 12月 16日
技術記事 How to achieve fast frequency hopping 2019年 3月 3日
技術記事 RF sampling: Learning more about latency 2017年 2月 9日
技術記事 Why phase noise matters in RF sampling converters 2016年 11月 28日
技術記事 How to minimize filter loss when you drive an ADC 2016年 10月 20日
アプリケーション・ノート Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat 2015年 5月 22日
アプリケーション・ノート Why Use Oversampling when Undersampling Can Do the Job? 2013年 7月 19日
アプリケーション・ノート High Speed Analog to Digital Converter Basics 2012年 1月 11日
アプリケーション・ノート Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters (英語) 2010年 9月 10日
アプリケーション・ノート 高速データ変換 英語版をダウンロード 2009年 12月 11日
アプリケーション・ノート データ収集と A/D 変換の原理 最新の英語版をダウンロード (Rev.A) 2009年 8月 5日
アプリケーション・ノート Smart Selection of ADC/DAC enables better design of Software Defined Radio (SDR) 2009年 4月 28日
アプリケーション・ノート データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす 英語版をダウンロード 2009年 4月 22日
アプリケーション・ノート CDCE72010 as clocking solution for High Speed Analog-to-Digital Converters 2008年 6月 8日
アプリケーション・ノート Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
アプリケーション・ノート アナログ・デジタルの仕様とパフォーマンス特性の用語集 (Rev. A 翻訳版) 最新の英語版をダウンロード (Rev.B) 2008年 1月 18日
アプリケーション・ノート Standard Procedure Direct Measurement Sub-picosecond RMS Jitter High-Speed ADC 2004年 6月 30日
ユーザー・ガイド ADS5413 EVM User's Guide 2003年 12月 11日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア開発

サポート・ソフトウェア ダウンロード
SBAC120.ZIP (262219 KB)

設計ツールとシミュレーション

計算ツール ダウンロード
A/D コンバータ(ADC)高調波カリキュレータ
ADC-HARMONIC-CALC

    The ADC Harmonic Calculation tool is an excel based calculator for determining the location in frequency space of high order harmonics following Nyquist aliasing in an analog to digital converter.

    Given an ADC sample rate and the span of a signal of interest the calcultor will determine if the 2nd (...)

計算ツール ダウンロード
ジッタおよび SNR カリキュレータ、ADC 用
JITTER-SNR-CALC JITTER-SNR-CALC の使用により、入力周波数とクロック・ジッタに基づく ADC の理論上の信号対ノイズ比(SNR)性能の計算が可能になります。
設計ツール ダウンロード
SBAC119B.ZIP (3547 KB)

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
HTQFP (PHP) 48 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ