トップ

製品の詳細

パラメータ

Technology Family AHC VCC (Min) (V) 2 VCC (Max) (V) 5.5 Channels (#) 1 IOL (Max) (mA) 8 ICC (Max) (uA) 10 IOH (Max) (mA) -8 Input type Standard CMOS Output type 3-State Features Balanced outputs, Very high speed (tpd 5-10ns), Over-voltage tolerant inputs Data rate (Mbps) 150 Rating Catalog open-in-new その他の 非反転バッファ/ドライバ

パッケージ|ピン|サイズ

SOT-23 (DBV) 5 5 mm² 2.9 x 1.6 SOT-5X3 (DRL) 5 3 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4 mm² 2 x 2.1 open-in-new その他の 非反転バッファ/ドライバ

特長

  • Operating Range of 2 V to 5.5 V
  • Max tpd of 6 ns at 5 V
  • Low Power Consumption, 10-µA Max ICC
  • ±8-mA Output Drive at 5 V
open-in-new その他の 非反転バッファ/ドライバ

概要

The SN74AHC1G125 device is a single bus buffer gate/line driver with 3-state output. The output is disabled when the output-enable (OE) input is high. When OE is low, true data is passed from the A input to the Y output.

open-in-new その他の 非反転バッファ/ドライバ
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 23
種類 タイトル 英語版のダウンロード 日付
* データシート SN74AHC1G125 Single Bus Buffer Gate With 3-State Output データシート 2014年 12月 21日
セレクション・ガイド Little Logic Guide 2014 2018年 7月 6日
セレクション・ガイド Logic Guide 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic 2016年 7月 26日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs 2016年 6月 23日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新の英語版をダウンロード (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book 2007年 1月 16日
その他の技術資料 Design Summary for WCSP Little Logic 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution 2004年 6月 22日
その他の技術資料 Logic Cross-Reference 2003年 10月 7日
アプリケーション・ノート Advanced High-Speed CMOS (AHC) Logic Family 2002年 12月 2日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
ユーザー・ガイド AHC/AHCT Designer's Guide February 2000 2000年 2月 24日
アプリケーション・ノート Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies 1999年 9月 8日
その他の技術資料 Military Advanced High-Speed CMOS Logic (AHC/AHCT) 1998年 4月 1日
その他の技術資料 Military Advanced High-Speed CMOS Logic (AHC/AHCT) 1998年 4月 1日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation 1997年 6月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
10
概要
Flexible EVM designed to support any device that has a DCK, DCT, DCU, DRL, or DBV package in a 5 to 8 pin count.
特長
  • Board design allows for versatility in evaluation
  • Supports a wide-range of logic devices
評価基板 ダウンロード
document-generic ユーザー・ガイド
5749
概要

DLP® LightCrafter™ 9000 は DLP テクノロジーを広範なライト・ステアリング・アプリケーションに組み込むための高性能でフレキシビリティの高い開発キットです。解像度、光スループット、輝度を最大化するソリューションの開発を容易にします。

DLP LightCrafter 9000 のコアとなっているのは、以下の DLP チップセットです。

  • DLP9000:デジタル・マイクロミラー・デバイス(DMD)
  • DLPC900:DMD デジタル・コントローラ(2 個のコントローラが必要)

DLP9000 は真の HD 解像度である 2560 x 1600、すなわち 400 万超のプログラマブル・マイクロミラーを提供します。  

DLPC900 は最大 (...)

特長

主な機能

DLP9000

DLP9000X

開発

LightCrafter 9000 EVM

TI Design リファレンス・デザイン

最大帯域幅

>40Gbps

>60Gbps

最大バイナリ・パターン・レート

9.5kHz

15kHz

DLP デジタル・コントローラ

DLPC900

DLPC910

DLP PROM

DLPR900

DLPR910

波長範囲

400 ~ 700nm

マイクロミラー・アレイ・サイズ

2560 x 1600

ディスプレイ解像度

WQXGA

マイクロミラー・アレイ(対角)

0.9 インチ

マイクロミラー・ピクセル・ピッチ

7.6µm

  • ディスプレイの画像またはビデオの最大解像度は WQXGA(2560x1600 の配列)
  • ネイティブ DLPC900 を使用する高速パターン
    • 最大 9,523Hz のバイナリ・パターン・レート
    • 最大 247Hz の 8 ビット・グレースケール・パターン・レート
  • カメラやセンサなどと同期するための 2 つのコンフィギュラブル I/O トリガ
  • USB 1.1、HDMI、I2C インターフェイス
  • USB ベースの API とホスト GUI
  • リモート DMD ボードとのフレックス・ケーブル接続により、光学/機械式インターフェイスが容易
  • DLPC900 は DLP9000 への制御信号を生成
  • 最大 40Gbps のデータ伝送をサポート
  • 高速 2xLVDS データ / 制御インターフェイス
  • DLPC900 は DLP9000 へのミラー・リセット / タイミング情報を駆動
  • メイン EVM (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
149
概要
The TDP142 is a DisplayPortTM(DP) linear redriver that is able to snoop AUX and HPD signals. The device complies with the VESA DisplayPort standard Version 1.4, and supports a 1-4 lane Main Link interface signaling up to HBR3 (8.1 Gbps per lane). Additionally, this device is position independent. It (...)
特長
  • Plug and play design.
  • Power the EVM by USB VBUS or 5- to 5.5-V DC IN through a power jack.
  • Access the I2C bus through headers
  • Configurable through dip Switches

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SCLJ018.ZIP (95 KB) - HSpice Model
シミュレーション・モデル ダウンロード
SCLM008A.ZIP (44 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SCLM271A.ZIP (6 KB) - PSpice Model

リファレンス・デザイン

リファレンス・デザイン ダウンロード
24 ビット ADC 向け絶縁型トランスなしバイポーラ電源のリファレンス・デザイン
TIDA-01434 — 3.65mm と薄型のこの絶縁型リファレンス・デザインは、24 ビット・デルタ-シグマ・アナログ / デジタル・コンバータ(ADC)により高集積のバイポーラ入力高性能ソリューションを実現します。今日のアナログ入力モジュールは同容積でのチャネル密度の向上など、さまざまな面で高い性能が要求されます。その対応には、消費電力の低減と同時に動作温度範囲の拡大が必要です。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
SC70 (DCK) 5 オプションの表示
SOT-23 (DBV) 5 オプションの表示
SOT-5X3 (DRL) 5 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ