トップ

製品の詳細

パラメータ

DSP 1 C55x DRAM SDRAM, mSDRAM USB 1 SPI 1 UART (SCI) 1 Serial I/O I2C, UART, SPI, I2S Rating Catalog Operating temperature range (C) -10 to 70, -40 to 85 I2C 1 Operating system DSP/BIOS, VLX open-in-new その他の C5000 低消費電力 DSP

パッケージ|ピン|サイズ

NFBGA (ZCH) 196 100 mm² 10 x 10 open-in-new その他の C5000 低消費電力 DSP

特長

  • CORE:
    • High-Performance, Low-Power, TMS320C55x Fixed-Point Digital Signal Processor
      • 13.33- to 5-ns Instruction Cycle Time
      • 75- to 200-MHz Clock Rate
      • One or Two Instructions Executed per Cycle
      • Dual Multiply-and-Accumulate Units (Up to 450 Million Multiply-Accumulates per Second [MMACS])
      • Two Arithmetic and Logic Units (ALUs)
      • Three Internal Data or Operand Read Buses and Two Write Buses
      • Software-Compatible with C55x Devices
      • Industrial Temperature Devices Available
    • 320KB of Zero-Wait State On-Chip RAM:
      • 64KB of Dual-Access RAM (DARAM),
        8 Blocks of 4K x 16-Bit
      • 256KB of Single-Access RAM (SARAM),
        32 Blocks of 4K x 16-Bit
    • 128KB of Zero Wait-State On-Chip ROM
      (4 Blocks of 16K x 16-Bit)
    • Tightly Coupled FFT Hardware Accelerator
  • PERIPHERAL:
    • One Universal Host-Port Interface (UHPI) with 16-Bit Muxed Address or Data Bus
    • Master and Slave Multichannel Serial Ports Interface (McSPI) with Three Chip Selects
    • Master and Slave Multichannel Buffered Serial Ports Interface (McBSP)
    • 16- and 8-Bit External Memory Interface (EMIF) with Glueless Interface to:
      • 8- or 16-Bit NAND Flash, 1- or 4-Bit ECC
      • 8- and 16-Bit NOR Flash
      • Asynchronous Static RAM (SRAM)
      • SDRAM or mSDRAM (1.8, 2.75, and 3.3 V)
    • 3.84375M x 16-Bit Maximum Addressable External Memory Space (SDRAM or mSDRAM)
    • Universal Asynchronous Receiver/Transmitter (UART)
    • Device USB Port with Integrated 2.0 High-Speed PHY that Supports:
      • USB 2.0 Full- and High-Speed Devices
    • Direct Memory Access (DMA) Controller
      • Four DMA with Four Channels Each
    • Three 32-Bit General-Purpose (GP) Timers
      • One Selectable as a Watchdog or GP
      • Clocking Options, Including External General-Purpose I/O (GPIO) Clock Input
    • Two MultiMedia Card and Secure Digital (eMMC, MMC, and SD) Interfaces
    • Serial Port Interface (SPI) with Four Chip Selects
    • Master and Slave Inter-Integrated Circuit (I2C Bus)
    • Three Inter-IC Sound (I2S Bus) Modules for Data Transport
    • 10-Bit 4-Input Successive Approximation (SAR) ADC
    • IEEE-1149.1 (JTAG)
      Boundary-Scan-Compatible
    • Up to 26 GPIO Pins (Multiplexed with Other Functions)
  • POWER:
    • Four Core Isolated Power Supply Domains: Analog, RTC, CPU and Peripherals, and USB
    • Four I/O Isolated Power Supply Domains: RTC I/O, EMIF I/O, USB PHY, and DVDDIO
    • 1.05-V Core, 1.8-, 2.75-, or 3.3-V I/Os
    • 1.3-V Core, 1.8-, 2.75-, or 3.3-V I/Os
    • 1.4-V Core, 1.8-, 2.75-, or 3.3-V I/Os
  • CLOCK:
    • Real-Time Clock (RTC) with Crystal Input, Separate Clock Domain, and Power Supply
    • Software-Programmable Phase-Locked Loop (PLL) Clock Generator
  • BOOTLOADER:
    • On-Chip ROM Bootloader
      • Each Peripheral Supports Unencrypted Booting
  • PACKAGE:
    • 196-Terminal Pb-Free Plastic BGA (Ball Grid Array) (ZCH Suffix), 0.65-mm Pitch

All trademarks are the property of their respective owners. All trademarks are the property of their respective owners.

open-in-new その他の C5000 低消費電力 DSP

概要

This device is a member of TI's C5000 fixed-point Digital Signal Processor (DSP) product family and is designed for low active and standby power consumption.

The device is based on the TMS320C55x DSP generation CPU processor core. The C55x DSP architecture achieves high performance and low power through increased parallelism and total focus on power savings. The CPU supports an internal bus structure that is composed of one program bus, one 32-bit data read bus and two 16-bit data read buses, two 16-bit data write buses, and additional buses dedicated to peripheral and DMA activity. These buses provide the ability to perform up to four 16-bit data reads and two 16-bit data writes in a single cycle. The device also includes four DMA controllers, each with 4 channels, providing data movement for 16 independent channel contexts without CPU intervention. Each DMA controller can perform one 32-bit data transfer per cycle, in parallel and independent of the CPU activity.

The C55x CPU provides two multiply-accumulate (MAC) units, each capable of 17-bit x 17-bit multiplication and a 32-bit add in a single cycle. A central 40-bit arithmetic and logic unit (ALU) is supported by an additional 16-bit ALU. Use of the ALUs is under instruction set control, providing the ability to optimize parallel activity and power consumption. These resources are managed in the Address Unit (AU) and Data Unit (DU) of the C55x CPU.

The C55x CPU supports a variable byte width instruction set for improved code density. The Instruction Unit (IU) performs 32-bit program fetches from internal or external memory and queues instructions for the Program Unit (PU). The PU decodes the instructions, directs tasks to the AU and DU resources, and manages the fully protected pipeline. Predictive branching capability avoids pipeline flushes on execution of conditional instructions.

The GPIO functions along with the 10-bit SAR ADC to provide sufficient pins for status, interrupts, and bit I/O for keyboards, and media interfaces.

Serial media is supported through two multimedia card and secure digital (MMC and SD) peripherals, three Inter-IC Sound (I2S Bus) modules, one serial port interface (SPI) with up to four chip selects, one master and slave multichannel serial port interface (McSPI) with up to three chip selects, one multichannel serial port (McBSP), one I2C multimaster and slave interface, and a universal asynchronous receiver/transmitter (UART) interface

The device peripheral set includes an external memory interface (EMIF) that provides glueless access to asynchronous memories, such as EPROM, NOR, NAND, and SRAM, as well as to high-speed, high-density memories such as synchronous DRAM (SDRAM) and mobile SDRAM (mSDRAM).

Additional peripherals include a configurable 16-bit universal host-port interface (UHPI), a high-speed universal serial bus (USB2.0) device mode only, a real-time clock (RTC), three general-purpose timers with one configurable as a watchdog timer, and an analog phase-locked loop (APLL) clock generator.

The device also includes a tightly coupled FFT hardware accelerate that supports 8- to 1024-point (by power of 2) real- and complex-valued FFTs and three integrated LDOs to power different sections of the device, except CVDDRTC which requires an external power source: ANA_LDO to provide 1.3 V to the SAR and power-management circuits (VDDA_ANA), DSP_LDO to provide 1.3 or 1.05 V to the DSP core (CVDD), selectable on-the-fly by software as long as operating frequency ranges are observed, and USB_LDO to provide 1.3 V to the USB core digital (USB_VDD1P3) and PHY circuits (USB_VDDA1P3).

The device is supported by the industry’s award-winning eXpressDSP, Code Composer Studio Integrated Development Environment (IDE), DSP/BIOS, Texas Instruments’ algorithm standard, and a large third-party network. Code Composer Studio IDE features code generation tools including a C Compiler and Linker, RTDX, XDS100, XDS510, XDS560 emulation device drivers, and evaluation modules. The device is also supported by the C55x DSP library which features more than 50 foundational software kernels (FIR filters, IIR filters, FFTs, and various math functions) as well as chip support libraries.

open-in-new その他の C5000 低消費電力 DSP
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 23
種類 タイトル 英語版のダウンロード 日付
* データシート TMS320C5517 Fixed-Point Digital Signal Processor データシート 2014年 4月 23日
* エラッタ TMS320C5517 Fixed-Point DSP Silicon Errata 2017年 9月 7日
* ユーザー・ガイド TMS320C5517 Digital Signal Processor Technical Reference Manual 2015年 10月 1日
アプリケーション・ノート How to Migrate Old CCS 3.x Projects to the Latest CCS 2020年 2月 6日
アプリケーション・ノート Using the TMS320C5517 Bootloader 2019年 11月 21日
アプリケーション・ノート C55x CSL Audio Pre-Processing 2019年 6月 17日
アプリケーション・ノート TMS320C5502 to TMS320C5517 Hardware Migration Guide 2018年 7月 31日
アプリケーション・ノート Int Sitara ARM Proc w/ DSP Pre-Processed Mic Array as an ALSA Dev Voice Rec Apps 2017年 6月 30日
ホワイト・ペーパー Voice as the user interface – a new era in speech processing white Paper 2017年 5月 9日
アプリケーション・ノート MEMS Microphone Direct PDM Input via I2S to a C5515 EVM With Software Decimation 2016年 9月 22日
アプリケーション・ノート Usage Guidelines for C55x On-Chip Low Dropout Regulators (LDOs) 2016年 7月 26日
アプリケーション・ノート Instructions to Benchmark C55 DSP Library 2016年 4月 1日
アプリケーション・ノート C5000 DSP-Based Low-Power System Design 2015年 11月 30日
アプリケーション・ノート AM335x Android Startup Guide 2015年 10月 6日
アプリケーション・ノート Estimating Power Consumption on the TMS320C5517 2014年 4月 2日
アプリケーション・ノート Migrating from TMS320C5515 to 5525 2014年 4月 2日
アプリケーション・ノート Validating High- and Full-Speed USB on TMS320C5517 2014年 4月 2日
技術記事 The world of vision analytics: Unrestricted 2014年 4月 1日
ユーザー・ガイド TMS320C55x Assembly Language Tools User's Guide 2011年 11月 9日
ユーザー・ガイド TMS320C55x Optimizing C/C++ Compiler User's Guide 2011年 11月 9日
ユーザー・ガイド TMS320C55x 3.0 DSP Algebraic Instruction Set Reference Guide 2009年 6月 24日
ユーザー・ガイド TMS320C55x 3.0 DSP Mnemonic Instruction Set Reference Guide 2009年 6月 24日
ユーザー・ガイド TMS320C55x DSP CPU Reference Guide, Version 3.0 2009年 6月 17日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボード ダウンロード
825
概要

The TMDSEVM5517is a general purpose evaluation module which includes all the hardware and software needed to evaluate the C5517 DSP. The C5517 DSP is a highly integrated solution offered in a simple package to reduce cost and development time. This solution provides nearly doubles the performance of (...)

特長

The TMS320C5517 delivers high-performance and an expanded peripheral set at low power to meet the needs of audio and video analytic applications. With 200MHz performance and less than .45mW of stand -by power, vs previous C55x product generations, the C5517 provides a foundation for a range of (...)

デバッグ・プローブ ダウンロード
概要

Spectrum Digital XDS100v2 は、TI のプロセッサを対象とする XDS100 デバッグ・プローブ(エミュレータ)ファミリの第 2 世代です。XDS100 ファミリには、すべての XDS デバッグ・プローブ・ファミリの中でコストが最小で、従来型の JTAG 規格(IEEE1149.1)もサポートしています。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

注:cJTAG(IEEE1149.7)互換のデバッグ・プローブには XDS100v3 というラベルが付いており、選択したサード・パーティーから入手できます。CC26xx、CC2538、CC13xx いずれかのデバイスをデバッグする場合は、cJTAG が必須です。

Spectrum Digital XDS100v2 は、TI 14 ピン・コネクタとホスト側の USB 2.0 (...)

特長

XDS100v2 は、TI のプロセッサを対象とする低コストの JTAG 搭載 XDS100 デバッグ・プローブ(エミュレータ)ファミリの第 2 世代です。フル機能の JTAG コネクティビティ機能を低コストで提供する XDS100 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスをデバッグするエントリレベルの製品ファミリです。

XDS100v2 は、JTAG デバッグ・ポートを搭載し、TI のすべてのデバイスをサポートする初の XDS100 ファミリで、従来の XDS100v1 技術を代替します。また、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP デバイスで、コア・トレースとシステム・トレースのいずれもサポートしています。

各種 JTAG ヘッダーが市販されるようになっていることから、XDS100 ファミリは TI 14 ピン、TI 20 ピン、ARM 10 ピン、ARM 20 ピンの各コネクタを実装したモデルを採用しました。一部のモデルでは、フレキシビリティを高めるために、デュアル・コネクタを実装しています。

XDS100 ファミリは、従来型の IEEE1149.1(JTAG)と IEEE1149.7(cJTAG)をサポートしており、+1.8V と 3.3V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG(cJTAG)は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでも利用可能です。cJTAG をサポートしているのは、低コストの JTAG デバッグ・プローブ(エミュレータ)ファミリの 3 番目の派生製品である XDS100v3 のみです。XDS100v3 デバッグ・プローブは、TI サード・パーティーから入手できます。

すべての (...)

デバッグ・プローブ ダウンロード
295
概要

Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ(TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属)とホスト側の USB 2.0 (...)

特長

XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ(エミュレータ)ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。

XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。

TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています(付属するアダプタは、モデルによって異なります)。

XDS200 は、従来型の IEEE1149.1(JTAG)、IEEE1149.7(cJTAG)、ARM のシリアル・ワイヤ・デバッグ(SWD)とシリアル・ワイヤ出力(SWO)をサポートしており、+1.5V ~ 4.1V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG(cJTAG)は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。

シリアル・ワイヤ・デバッグ(SWD)とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力(SWO)を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。

すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード(480Mbps)をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。

XDS200 ファミリには、TI の (...)

デバッグ・プローブ ダウンロード
995
概要

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

特長

XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

デバッグ・プローブ ダウンロード
1495
概要

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

特長
  • XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

ソフトウェア開発

ドライバまたはライブラリ ダウンロード
TMS320C55x チップ・サポート・ライブラリ
SPRC133 C55x チップ・サポート・ライブラリ(CSL)は、DSP オンチップ・ペリフェラル構成/制御用の使いやすいアプリケーション・プログラミング・インターフェイス(API)です。ハードウェアが抽象化され、各種 C55x デバイス間の互換性が確保されています。CSL は開発環境の標準化と移植性を実現し、開発期間の短縮を可能にします。
  • C55x CSL(SPRC133): この機能セクションに掲載されている機能は、C5501、C5502、C5509、C5509A、C5510、C5510A を含む TMS320C55x DSP 向けに設計されたものです。
  • C55x CSL - Low Power (低消費電力): features (特長) セクションに掲載されている機能は、C5504 / 05、C5514 / 15 / 17、C5535 / 45 の各デバイスを含む TMS320C55x 低消費電力 DSP 向けの特化型設計を採用しています。

特長

モジュール
名前
C55x CSL - SPRC133
ペリフェラルの概要
モジュール
名前
C55x CSL - Low Power CSL (低消費電力 CSL)
ペリフェラルの概要
ADC A/D コンバータ 逐次比較型 10 ビット SAR ADC
ICACHE 命令キャッシュ    
DAT デバイスに依存しない
データのコピー / 大量生成
DAT データのコピー / 大量生成モジュール
DMA C5505 がベース
DMA ダイレクト・メモリ・アクセス DMA ダイレクト・メモリ・アクセス
IRQ 割り込みコントローラ INTC 割り込みコントローラ
EMIF 外部メモリ・インターフェイス NAND NAND (...)
ドライバまたはライブラリ ダウンロード
C64x+IMGLIB
SPRC264 C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Image Analysis

  • Image boundry and perimeter
  • Morphological operation
  • Edge detection
  • Image Histogram
  • Image thresholding

Image filtering and format conversion

  • Color space conversion
  • Image convolution
  • Image correlation
  • Error diffusion
  • Median filtering
  • Pixel expansion

Image compression and decompression

  • Forward and (...)
ドライバまたはライブラリ ダウンロード
IDE (統合開発環境)、構成機能、またはデバッガ ダウンロード
Code Composer Studio IDE
CCSTUDIO

Code Composer Studio™ - 統合開発環境(IDE)

Code Composer Studio は、TI のマイコンと組込みプロセッサ・ポートフォリオをサポートする統合開発環境(IDE)です。Code Composer Studio は、組込みアプリケーションの開発およびデバッグに必要な一連のツールで構成されています。最適化 C/C++ コンパイラ、ソース・コード・エディタ、プロジェクト・ビルド環境、デバッガ、プロファイラなど、多数の機能が含まれています。直感的な IDE には、アプリケーションの開発フローをステップごとに実行できる、単一のユーザー・インターフェイスが備わっています。使い慣れたツールとインターフェイスにより、ユーザーは従来より迅速に作業を開始できます。Code Composer Studio は、Eclipse ソフトウェア・フレームワークの利点と、TI の先進的な組込みデバッグ機能の利点を組み合わせ、組込み分野のデベロッパーにとって豊富な機能を備えた魅力的な開発環境を実現します。

特長

プラットフォームごとの特長- 個別のプロセッサ・ファミリで利用できる機能の詳細をご確認ください。

 

Code Composer Studio は TI の幅広い組込みプロセッサ・ポートフォリオを包括的にサポートします。お探しのファミリに対応するリンクが上に表示されていない場合は、そのファミリのプロセッサ・コアが最も類似した製品のリンクを選択してください。


ダウンロード

  • Code Composer Studio の最新バージョンをダウンロード
  • 追加のダウンロード - 以前のバージョンを含む包括的なダウンロード・リストを利用するには、Code Composer Studio download site(英語)にアクセスしてください。
  • クラウド・ツール - TI のクラウド・ツールにアクセスするには、dev.ti.com をご利用ください。特定のデバイスに関連するリソース全般の参照や、デモ・アプリケーションの実行、さらに Code Composer Studio Cloud を使用した開発が可能です。

追加情報

ソフトウェア・コーデック ダウンロード
Adaptive Digital Technologies 社の DSP VOIP、スピーチ / オーディオ・コーデック
Adaptive Digital Technologies, Inc. からの提供 — Adaptive Digital is a developer of voice quality enhancement algorithms, and best-in-class acoustic echo cancellation software that work with TI DSPs. Adaptive Digital has extensive experience in the algorithm development, implementation, optimization and configuration tuning. They provide solutions (...)
ソフトウェア・コーデック ダウンロード
Algotron 社の C5000 DSP 向け テレコムとオーディオ・コーデック
Algotron からの提供 Algotron provides C5000 DSP software modules for telecoms & audio. Examples are: modem data pumps, speech coders, signal generators & detectors for DTMF and caller ID. All modules feature simple yet flexible interfaces with full re-entrancy. They come with user's guides, example (...)
ソフトウェア・コーデック ダウンロード
CouthIT DSP VoIP、スピーチ、オーディオ・コーデック
Couth Infotech Pvt. Ltd. からの提供 — Since 1999, CouthIT has been helping customers transform their ideas into real-time robust software solutions. They license specialized, pre-built, highly optimized software modules in the areas of VoIP and speech and audio codecs, and provide software optimization and customization services for (...)
ソフトウェア・コーデック ダウンロード
DSP Innovations 社の DSP VoIP コーデック
DSP Innovations からの提供 DSP Innovations is a supplier of C5000TM DSP-software and engineering services. Proprietary and standard vocoders from DSPINI have superior characteristics, operate in range from 300 bps up to 64 kbps and are used in: secure voice, software defined radio, wireless, VoIP, voice storage, and more (...)
ソフトウェア・コーデック ダウンロード
Spirit 社の DSP オーディオとスピーチ・コーデック
Spirit DSP からの提供 — Since inception in 1992 SPIRIT has become a global brand in top quality voice, audio and data communication software products and is well known for innovation. SPIRIT is a technology enabling company, leveraging its extensive experience in smart carrier-grade solutions for voice and video (...)
ソフトウェア・コーデック ダウンロード
Vocal Technologies の DSP VoIP コーデック
VOCAL Technologies, Ltd. からの提供 — 25 年を超えるアセンブリおよび C コード開発の実績がある Vocal のモジュール式ソフトウェア・スイートは、さまざまな TI DSP で利用できます。対象とする製品には、ATA、VoIP サーバーおよびゲートウェイ、HPNA ベースの IPBX、ビデオ監視、音声およびビデオ会議、音声およびデータ RF デバイス、RoIP ゲートウェイ、政府機関向けセキュア・デバイス、合法的傍受ソフトウェア、医療用デバイス、組み込みモデム、T.38 ファックス、FoIP などがあります。

Vocal Technologies の詳細については https://www.vocal.com をご覧ください。

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM631.ZIP (5 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM632.ZIP (902 KB) - IBIS Model

リファレンス・デザイン

リファレンス・デザイン ダウンロード
ノイズ・リダクション / エコー・キャンセレーション機能搭載、Hi-Fi、近距離、双方向オーディオのリファレンス・デザイン
TIDA-01589 — 人間と機械のインタラクションには、全二重ハンズフリー通信を行うための音響インターフェイスが必要です。ハンズフリー・モードでは、スピーカーからの遠端または近端のオーディオ信号の一部がマイクロフォンにカップリングされます。さらに、ノイズの多い環境では、有用な近端オーディオ信号とともに周囲のノイズをマイクロフォンが拾う可能性があります。キャプチャされたマルチ・マイクロフォンのオーディオ信号がバックグラウンドの音響ノイズやエコー信号の影響を受けることによって、目的の信号の明瞭度が低下し、それに続くオーディオ処理システムの性能に制約が生じます。このリファレンス・デザインはステレオ ADC、ノイズ・リダクションを実行する低消費電力 DSP、アコースティック・エコー・キャンセレーション、その他のオーディオ品質向上アルゴリズムにより、オーディオ入力向けデュアル・マイクロフォンを実現します。また、TI の Smart Amp 技術を使用し、マイクロ・スピーカから高品質で高音圧レベル(SPL)のオーディオ出力を提供します。
document-generic 回路
リファレンス・デザイン ダウンロード
音声ベース・アプリケーション向けオーディオ前処理システムのリファレンス・デザイン
TIDEP-0077 — This reference design uses multiple microphones, a beamforming algorithm, and other processes to extract clear speech and audio amidst noise and other clutter.  The rapid increase in applications that are used in noise-prone environments for voice activated digital assistants creates (...)
document-generic 回路
リファレンス・デザイン ダウンロード
IBM Watson へのクラウド接続を備えた音声トリガ / 処理のリファレンス・デザイン
TIDEP-0083 — This reference design enables a single platform for demonstrating end-to-end voice capture, recognition and processing functionality.  It further enhances application development time by including pre-integration with the sensory keyword recognition software and the IBM Watson Cloud services (...)
document-generic 回路

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
NFBGA (ZCH) 196 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ