ホーム プロセッサ DSP (デジタル・シグナル・プロセッサ） C6000 DSP + Arm プロセッサ

66AK2H06

アクティブ
購入

2 個の Arm A15 コアと 4 個の C66x DSP コア搭載、マルチコア DSP+Arm

データシート
トップ
2 個の Arm A15 コアと 4 個の C66x DSP コア搭載、マルチコア DSP+Arm

66AK2H06

アクティブ
データシート 購入

製品の詳細

パラメータ

DSP 4 C66x Operating systems Integrity, Linux, SYS/BIOS, VxWorks On-chip L2 cache/RAM 4096 KB (ARM Cluster), 1024 KB (per C66x DSP core) Other on-chip memory 6144 KB DRAM DDR3, DDR3L Ethernet MAC 4-port 1Gb Switch PCI/PCIe 2 PCIe Gen2 Serial I/O SRIO, I2C, PCIe, SPI, UART, USB, Hyperlink SPI 3 I2C 3 USB 1 Arm MHz (Max.) 1200, 1400 Arm CPU 2 ARM Cortex-A15 UART (SCI) 2 Operating temperature range (C) -40 to 100, 0 to 85 Rating Catalog open-in-new その他の C6000 DSP + Arm プロセッサ

特長

  • Eight TMS320C66x DSP Core Subsystems (C66x CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed- and Floating-Point DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2 GHz
    • Memory
      • 32-KB L1P Per CorePac
      • 32-KB L1D Per CorePac
      • 1024-KB Local L2 Per CorePac
  • ARM CorePac
    • Four ARM® Cortex®-A15 MPCore™ Processors at up to 1.4 GHz
    • 4MB of L2 Cache Memory Shared by Four ARM Cores
    • Full Implementation of ARMv7-A Architecture Instruction Set
    • 32-KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE) Master Port, Connected to MSMC for Low-Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 6MB of MSM SRAM Memory Shared by Eight DSP CorePacs and One ARM CorePac
    • Memory Protection Unit (MPU) for Both MSM SRAM and DDR3_EMIF
  • Multicore Navigator
    • 16k Multipurpose Hardware Queues With Queue Manager
    • Packet-Based DMA for Zero-Overhead Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • Transport Plane IPsec, GTP-U, SCTP, PDCP
      • L2 User Plane PDCP (RoHC, Air Ciphering)
      • 1-Gbps Wire Speed Throughput at 1.5 MPackets Per Second
    • Security Accelerator Engine Enables Support for
      • IPSec, SRTP, 3GPP, and WiMAX Air Interface, and SSL/TLS Security
      • ECB, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA-1, SHA-2 (256-Bit Hash), MD5
      • Up to 2.4 Gbps IPSec and 2.4 Gbps Air Ciphering
    • Ethernet Subsystem
      • Five-Port Switch (Four SGMII Ports)
  • Peripherals
    • Four Lanes of SRIO 2.1
      • Supports up to 5 GBaud
      • Supports Direct I/O, Message Passing
    • Two Lanes PCIe Gen2
      • Supports up to 5 GBaud
    • Two HyperLinks
      • Supports Connections to Other KeyStone™ Architecture Devices Providing Resource Scalability
      • Supports up to 50 GBaud
    • 10-Gigabit Ethernet (10-GbE) Switch Subsystem (66AK2H14 Only)
      • Two XFI Ports
      • IEEE 1588 Support
    • Five Enhanced Direct Memory Access (EDMA) Modules
    • Two 72-Bit DDR3/DDR3L Interfaces With Speeds up to 1600 MHz
    • EMIF16 Interface
    • USB 3.0
    • Two UART Interfaces
    • Three I2C Interfaces
    • 32 GPIO Pins
    • Three SPI Interfaces
    • Semaphore Module
    • 64-Bit Timers
      • Twenty 64-Bit Timers for 66AK2H14 and 66AK2H12
      • Fourteen 64-Bit Timers for 66AK2H06
    • Five On-Chip PLLs
  • Commercial Case Temperature:
    • 0ºC to 85ºC
  • Extended Case Temperature:
    • –40ºC to 100ºC

All trademarks are the property of their respective owners.

open-in-new その他の C6000 DSP + Arm プロセッサ

概要

The 66AK2Hxx platform combines the quad ARM Cortex-A15 processor with up to eight TMS320C66x high-performance DSPs using the KeyStone II architecture. The 66AK2H14/12/06 device provides up to 5.6 GHz of ARM and 9.6 GHz of DSP processing coupled with security, packet processing, and Ethernet switching at lower power than multichip solutions. The 66AK2H14/12/06 device is optimal for embedded infrastructure applications like cloud computing, media processing, high-performance computing, transcoding, security, gaming, analytics, and virtual desktop.

The C66x core combines fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x core incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.

The 66AK2H14/12/06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.

open-in-new その他の C6000 DSP + Arm プロセッサ
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 80
種類 タイトル 英語版のダウンロード 日付
* データシート 66AK2Hxx Multicore DSP+ARM® KeyStone II System-on-Chip (SoC) データシート 2017年 10月 9日
* エラッタ 66AK2Hxx Multicore DSP+ARM KeyStone II SOC Errata (Revs 1.0, 1.1, 2.0, 3.0, 3.1) 2018年 6月 5日
アプリケーション・ノート Introduction to HVDC Architecture and Solutions for Control and Protection 2020年 6月 1日
アプリケーション・ノート How to Migrate Old CCS 3.x Projects to the Latest CCS 2020年 2月 6日
ユーザー・ガイド ARM Assembly Language Tools v19.6.0.STS User's Guide 2020年 2月 4日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v19.6.0.STS User's Guide 2020年 2月 4日
アプリケーション・ノート Keystone Error Detection and Correction EDC ECC 2019年 8月 12日
アプリケーション・ノート FFT 2019年 6月 11日
アプリケーション・ノート KeystoneII Boot Examples 2019年 6月 4日
ユーザー・ガイド ARM Assembly Language Tools v18.12.0.LTS User's Guide 2019年 6月 3日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v18.12.0.LTS User's Guide 2019年 6月 3日
アプリケーション・ノート Keystone Multicore Device Family Schematic Checklist 2019年 5月 17日
ホワイト・ペーパー Sitara Processor Security 2019年 5月 9日
アプリケーション・ノート KeyStone II DDR3 interface bring-up 2019年 3月 7日
ユーザー・ガイド ARM Assembly Language Tools v18.9.0.STS User's Guide 2018年 11月 19日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v18.9.0.STS User's Guide 2018年 11月 19日
アプリケーション・ノート DDR3 Design Requirements for KeyStone Devices 2018年 1月 23日
ユーザー・ガイド ARM Assembly Language Tools v17.9.0.STS User's Guide 2018年 1月 16日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v17.9.0.STS User's Guide 2018年 1月 16日
ユーザー・ガイド ARM Assembly Language Tools v17.6.0.STS User's Guide 2017年 9月 30日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v17.6.0.STS User's Guide 2017年 9月 30日
アプリケーション・ノート Power Consumption Summary for 66AK2Hx System-on-Chip (SoC) Device Family 2017年 9月 28日
ユーザー・ガイド USB 3.0 User Guide for KeyStone II Devices 2017年 8月 21日
アプリケーション・ノート Thermal Design Guide for DSP and ARM Application Processors 2017年 8月 14日
ユーザー・ガイド Phase-Locked Loop (PLL) for KeyStone Devices User's Guide 2017年 7月 26日
ユーザー・ガイド ARM Assembly Language Tools v17.3.0.STS User's Guide 2017年 6月 21日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v17.3.0.STS User's Guide 2017年 6月 21日
セレクション・ガイド TI Components for Aerospace and Defense Guide 2017年 3月 22日
ユーザー・ガイド Serializer/Deserializer (SerDes) for KeyStone II Devices User Guide 2016年 7月 27日
アプリケーション・ノート Power Management of K2L Device 2016年 7月 15日
ユーザー・ガイド ARM Assembly Language Tools v15.12.0.LTS User's Guide 2016年 4月 30日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v15.12.0.LTS User's Guide 2016年 4月 30日
アプリケーション・ノート SERDES Link Commissioning on KeyStone I and II Devices 2016年 4月 13日
ホワイト・ペーパー Multicore SoCs stay a step ahead of SoC FPGAs 2016年 2月 23日
アプリケーション・ノート TI DSP Benchmarking 2016年 1月 13日
アプリケーション・ノート Throughput Performance Guide for C66x KeyStone Devices 2015年 12月 22日
アプリケーション・ノート Keystone II DDR3 Debug Guide 2015年 10月 16日
ユーザー・ガイド Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide 2015年 5月 6日
ユーザー・ガイド Multicore Navigator (CPPI) for KeyStone Architecture User's Guide 2015年 4月 9日
ユーザー・ガイド DDR3 Memory Controller for KeyStone II Devices User's Guide 2015年 3月 27日
ホワイト・ペーパー TI’s processors leading the way in embedded analytics 2015年 3月 3日
アプリケーション・ノート Keystone II DDR3 Initialization 2015年 1月 26日
ユーザー・ガイド ARM Assembly Language Tools v5.1 User's Guide 2014年 11月 5日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v5.1 User's Guide 2014年 11月 5日
ユーザー・ガイド Power Sleep Controller (PSC) for KeyStone Devices User's Guide 2014年 9月 4日
ユーザー・ガイド Serial RapidIO (SRIO) for KeyStone Devices User's Guide 2014年 9月 3日
ホワイト・ペーパー KeyStone™-II-based processors: 10G Ethernet as an optical interface 2014年 8月 25日
アプリケーション・ノート Hardware Design Guide for KeyStone II Devices 2014年 3月 24日
その他の技術資料 66AK2Hx KeyStone Multicore DSP+ARM System-on-chips 2013年 11月 8日
ユーザー・ガイド PCI Express (PCIe) for KeyStone Devices User's Guide 2013年 9月 30日
ユーザー・ガイド Debug and Trace for KeyStone II Devices User's Guide 2013年 7月 26日
ユーザー・ガイド ARM Bootloader User Guide for KeyStone II Devices 2013年 7月 21日
ユーザー・ガイド Bootloader for KeyStone Architecture User's Guide 2013年 7月 15日
ユーザー・ガイド Gigabit Ethernet Switch Subsystem for KeyStone Devices User's Guide 2013年 7月 3日
ユーザー・ガイド C66x CorePac User's Guide 2013年 6月 28日
ユーザー・ガイド Memory Protection Unit (MPU) for KeyStone Devices User's Guide 2013年 6月 28日
ユーザー・ガイド HyperLink for KeyStone Devices User's Guide 2013年 5月 28日
ユーザー・ガイド Security Accelerator (SA) for KeyStone Devices User's Guide 2013年 2月 5日
その他の技術資料 Multicore DSPs for High-Performance Video Coding 2013年 1月 22日
ユーザー・ガイド Multicore Shared Memory Controller (MSMC) User Guide for KeyStone II Devices 2012年 11月 12日
その他の技術資料 Industrial Imaging: Applications of the K2H and K2E platforms 2012年 11月 9日
その他の技術資料 Video Infrastructure - Applications of the K2E, K2H platforms 2012年 11月 9日
ユーザー・ガイド ARM CorePac User Guide for KeyStone II Devices 2012年 10月 31日
アプリケーション・ノート Multicore Programming Guide 2012年 8月 29日
ユーザー・ガイド Packet Accelerator (PA) for KeyStone Devices User's Guide 2012年 7月 11日
ユーザー・ガイド Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide 2012年 3月 30日
ユーザー・ガイド Interrupt Controller (INTC) for KeyStone Devices User's Guide 2012年 3月 27日
ユーザー・ガイド 64-Bit Timer (Timer64) for KeyStone Devices User's Guide 2012年 3月 22日
アプリケーション・ノート PCIe Use Cases for KeyStone Devices 2011年 12月 13日
アプリケーション・ノート Power Consumption Guide for the C66x 2011年 10月 6日
ユーザー・ガイド Inter-Integrated Circuit (I2C) User's Guide for the C66x DSP 2011年 9月 2日
ユーザー・ガイド External Memory Interface (EMIF16) for KeyStone Devices User's Guide 2011年 5月 24日
ホワイト・ペーパー Middleware/Firmware design challenges due to dynamic raw NAND market 2011年 5月 19日
ユーザー・ガイド C66x DSP Cache User's Guide 2010年 11月 9日
アプリケーション・ノート Clocking Design Guide for KeyStone Devices 2010年 11月 9日
ユーザー・ガイド DRx52x Inter-Integrated Circuit (I2C) Reference Guide 2010年 11月 9日
ユーザー・ガイド General-Purpose Input/Output (GPIO) User's Guide for the C66x DSP 2010年 11月 9日
アプリケーション・ノート Optimizing Loops on the C66x DSP 2010年 11月 9日
ユーザー・ガイド TMS320C649x DSP Universal Asynchronous Receiver/Transmitter (UART) User’s Guide 2010年 11月 9日
ユーザー・ガイド Network Coprocessor for KeyStone Devices User's Guide 2010年 11月 2日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア開発

ソフトウェア開発キット (SDK) ダウンロード
66AK2HX プロセッサ用プロセッサ SDK：Linux と TI-RTOS をサポート
PROCESSOR-SDK-K2H —

Processor SDK (Software Development Kit) is a unified software platform for TI embedded processors providing easy setup and fast out-of-the-box access to benchmarks and demos.  All releases of Processor SDK are consistent across TI’s broad portfolio, allowing developers to seamlessly (...)
特長

Linux features

  • Open Linux support
  • Linux kernel and Bootloaders
  • File system
  • GUI-based application launcher
  • Example applications, including:
    • ARM benchmarks: Dhrystone, Linpack, Whetstone
    • Cryptography: AES, 3DES, MD5, SHA
  • Host tools including flash utility
  • Code Composer Studio™ IDE for Linux development
  • (...)

詳細を表示
デバッグ・プローブ ダウンロード
Spectrum Digital XDS200 USB エミュレータ
TMDSEMU200-U — Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ（エミュレータ）ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB（Embedded Trace Buffer、組込みトレース・バッファ）を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ（TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属）とホスト側の USB 2.0 (...)
295
特長

XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ（エミュレータ）ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。

XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。

TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています（付属するアダプタは、モデルによって異なります）。

XDS200 は、従来型の IEEE1149.1（JTAG）、IEEE1149.7（cJTAG）、ARM のシリアル・ワイヤ・デバッグ（SWD）とシリアル・ワイヤ出力（SWO）をサポートしており、+1.5V ～ 4.1V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG（cJTAG）は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。

シリアル・ワイヤ・デバッグ（SWD）とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力（SWO）を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。

すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード（480Mbps）をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。

XDS200 ファミリには、TI の (...)

詳細を表示
デバッグ・プローブ ダウンロード
Blackhawk XDS560v2 システム・トレース USB エミュレータ
TMDSEMU560V2STM-U — The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)
995
特長

XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

詳細を表示
デバッグ・プローブ ダウンロード
Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット
TMDSEMU560V2STM-UE — The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)
1495
特長

  • XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

詳細を表示
ドライバとライブラリ ダウンロード
FFT ライブラリ、浮動小数点デバイス用
FFTLIB — The Texas Instruments FFT library is an optimized floating-point math function library for computing the discrete Fourier transform (DFT).
特長
  • Supports C66x TI DSP platform for little-endian
  • Supports single-precision and double-precision floating point
  • Supports complex inputs and real inputs
  • Supports 1D, 2D and 3D FFT
  • Supports Single-core and Multi-core
  • API similar to FFTW, includes FFT plan and FFT execute
詳細を表示
ドライバとライブラリ ダウンロード
DSP 演算ライブラリ、浮動小数点デバイス用
MATHLIB — The Texas Instruments math library is an optimized floating-point math function library for C programmers using TI floating point devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By using these routines instead (...)
特長
  • Types of functions included:
    • Trigonometric and hyperbolic: Sin, Cos, Tan, Arctan, etc.
    • Power, exponential, and logarithmic
    • Reciprocal
    • Square root
    • Division
  • Natural C Source Code
  • Optimized C code with Intrinsics
  • Hand-coded assembly-optimized routines
  • C-callable routines, which can be inlined and are fully (...)
詳細を表示
ドライバとライブラリ ダウンロード
C64x+IMGLIB
SPRC264 — C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Image Analysis

  • Image boundry and perimeter
  • Morphological operation
  • Edge detection
  • Image Histogram
  • Image thresholding

Image filtering and format conversion

  • Color space conversion
  • Image convolution
  • Image correlation
  • Error diffusion
  • Median filtering
  • Pixel expansion

Image compression and decompression

  • Forward and (...)
詳細を表示
ドライバとライブラリ ダウンロード
C64x+DSPLIB
SPRC265 — TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Optimized DSP routines including functions for:

  • Adaptive filtering
  • Correlation
  • FFT
  • Filtering and convolution: FIR, biquad, IIR, convolution
  • Math: Dot products, max value, min value, etc.
  • Matrix operations
詳細を表示
IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
マルチコア・プロセッサ Code Composer Studio（CCStudio）統合開発環境（IDE）
CCSTUDIO-KEYSTONE —

Download the latest version of Code Composer Studio

Code Composer Studio™ - Integrated Development Environment for Multicore DSP and ARM including KeyStone Processors and Jacinto Processors

Code Composer Studio is an integrated development environment (IDE) that supports TI's Microcontroller and Embedded Processors portfolio. Code Composer Studio (...)
ソフトウェア・コーデック ダウンロード
コーデック - ビデオ、スピーチ - C66x ベース・デバイス用
C66XCODECS — TI のコーデックは無償であり、量産ライセンスが付属しているほか、今すぐダウンロードできます。いずれも量産テスト済みで、ビデオや音声の各アプリケーションに簡単に統合可能です。多くの場合、C66x プラットフォーム向けの C64x+ コーデックが提供済みであり、検証済みです。各インストーラやダウンロード・ページから、データシートとリリース・ノートが利用可能です。

(上記の) 「GET SOFTWARE」ボタンをクリックして入手できるコーデックは、TI が現時点で提供している、最新のテスト済みバージョンです。さらに、一部のアプリケーション・デモで、TI コーデックの各バージョンを入手することもできます。 デモ内のコーデックのバージョンは、入手可能な最新版であることも、最新版ではないこともあります。
特長
  • フィールドで強化済みおよびテスト済み
  • LINUX と WINDOWS の各インストーラ
  • コーデック・エンジン・ベースのテストを実施する際に、標準的な EVM 上で XDC のパッケージ化と検証を実施済み
  • エンコーダとデコーダの両方が入手可能
  • すべてのコーデックは eXpressDSP™ 準拠であり、XDM 1.x インターフェイスのいずれかを実装
  • 性能データは、各コーデックのデータシートで規定済み
エンコード
  • 750MHz 動作のシングルコア C66x DSP から 1.25GHz 動作の 8 コア C66x DSP で構成されたマルチコア SoC にいたるまで、TI の DSP はスケーラブルで電力効率の優れたプラットフォームを提供しています。これにより、低解像度からフル HD やウルトラ HD にいたるまであらゆる解像度のエンコード・ソリューションを実現することができます。
  • 以下の表は、TI の DSP を使用してさまざまなエンコード・ソリューションを実現する場合に必要な C66x DSP コアと TMS320C6678 デバイスの推定数を示しています。
  • Base、Main、High の各プロファイルをサポート。
  • このエンコーダは、以下で説明する性能測定を行う目的で使用します。

H.264 / AVC (オーディオ・ビデオ・コーディング) のエンコード

H.264 エンコーダのプロファイル

解像度とフレーム・レート

必要な 1.25GHz 動作の C66x DSP コアの数

必要な 1.25GHz 動作の TMS320C6678 デバイスの数

Base Profile（BP）

480p30

0.5 コア

<1 デバイス

Base (...)

詳細を表示

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM603.ZIP (6 KB) - Power Model
シミュレーション・モデル ダウンロード
SPRM609.ZIP (36 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM618.ZIP (2189 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SPRM649A.ZIP (136 KB) - Power Model
シミュレーション・モデル ダウンロード
SPRM743.ZIP (265889 KB) - IBIS-AMI Model
回路図 ダウンロード
SPRR189.ZIP (144 KB)

リファレンス・デザイン

リファレンス・デザイン ダウンロード
リアルタイム合成開口レーダ（SAR）アルゴリズムを TI の C6678 DSP に実装するリファレンス・デザイン
TIDEP0045 — This TI design shows a real-time synthetic aperture radar (SAR) implementation running on a TI's multicore TMS320C6678 digital signal processor (DSP). One of the main challenges of  SAR is to generate high resolution images in real-time, since forming the image involves computationally (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
高効率電力スケーラブル H.265/HEVC を実装するために、TMS320C6678 プロセッサを使用した、リファレンス・デザイン
TIDEP0037 — HEVC is an efficient, but processing intensive video standard, that is said to double the data compression ratio compared to H.264 / MPEG-4 at the same level of video quality. This design shows how a power efficient, soft H.265 / HEVC solution, that scales across resolutions, frame rates & (...)
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
(AAW) 1517 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

トピックをすべて表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ