High performance multicore DSP+Arm - 2x Arm A15 cores, 4x C66x DSP cores
製品の詳細
パラメータ
特長
- Eight TMS320C66x DSP Core Subsystems (C66x CorePacs), Each With
- 1.0 GHz or 1.2 GHz C66x Fixed- and Floating-Point DSP Core
- 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
- 19.2 GFlops/Core for Floating Point @ 1.2 GHz
- Memory
- 32-KB L1P Per CorePac
- 32-KB L1D Per CorePac
- 1024-KB Local L2 Per CorePac
- 1.0 GHz or 1.2 GHz C66x Fixed- and Floating-Point DSP Core
- ARM CorePac
- Four ARM® Cortex®-A15 MPCore™ Processors at up to 1.4 GHz
- 4MB of L2 Cache Memory Shared by Four ARM Cores
- Full Implementation of ARMv7-A Architecture Instruction Set
- 32-KB L1 Instruction and Data Caches per Core
- AMBA 4.0 AXI Coherency Extension (ACE) Master Port, Connected to MSMC for Low-Latency Access to Shared MSMC SRAM
- Multicore Shared Memory Controller (MSMC)
- 6MB of MSM SRAM Memory Shared by Eight DSP CorePacs and One ARM CorePac
- Memory Protection Unit (MPU) for Both MSM SRAM and DDR3_EMIF
- Multicore Navigator
- 16k Multipurpose Hardware Queues With Queue Manager
- Packet-Based DMA for Zero-Overhead Transfers
- Network Coprocessor
- Packet Accelerator Enables Support for
- Transport Plane IPsec, GTP-U, SCTP, PDCP
- L2 User Plane PDCP (RoHC, Air Ciphering)
- 1-Gbps Wire Speed Throughput at 1.5 MPackets Per Second
- Security Accelerator Engine Enables Support for
- IPSec, SRTP, 3GPP, and WiMAX Air Interface, and SSL/TLS Security
- ECB, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA-1, SHA-2 (256-Bit Hash), MD5
- Up to 2.4 Gbps IPSec and 2.4 Gbps Air Ciphering
- Ethernet Subsystem
- Five-Port Switch (Four SGMII Ports)
- Packet Accelerator Enables Support for
- Peripherals
- Four Lanes of SRIO 2.1
- Supports up to 5 GBaud
- Supports Direct I/O, Message Passing
- Two Lanes PCIe Gen2
- Supports up to 5 GBaud
- Two HyperLinks
- Supports Connections to Other KeyStone™ Architecture Devices Providing Resource Scalability
- Supports up to 50 GBaud
- 10-Gigabit Ethernet (10-GbE) Switch Subsystem (66AK2H14 Only)
- Two XFI Ports
- IEEE 1588 Support
- Five Enhanced Direct Memory Access (EDMA) Modules
- Two 72-Bit DDR3/DDR3L Interfaces With Speeds up to 1600 MHz
- EMIF16 Interface
- USB 3.0
- Two UART Interfaces
- Three I2C Interfaces
- 32 GPIO Pins
- Three SPI Interfaces
- Semaphore Module
- 64-Bit Timers
- Twenty 64-Bit Timers for 66AK2H14 and 66AK2H12
- Fourteen 64-Bit Timers for 66AK2H06
- Five On-Chip PLLs
- Four Lanes of SRIO 2.1
- Commercial Case Temperature:
- 0ºC to 85ºC
- Extended Case Temperature:
- –40ºC to 100ºC
All trademarks are the property of their respective owners.
概要
The 66AK2Hxx platform combines the quad ARM Cortex-A15 processor with up to eight TMS320C66x high-performance DSPs using the KeyStone II architecture. The 66AK2H14/12/06 device provides up to 5.6 GHz of ARM and 9.6 GHz of DSP processing coupled with security, packet processing, and Ethernet switching at lower power than multichip solutions. The 66AK2H14/12/06 device is optimal for embedded infrastructure applications like cloud computing, media processing, high-performance computing, transcoding, security, gaming, analytics, and virtual desktop.
The C66x core combines fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x core incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.
The 66AK2H14/12/06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.
技術資料
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。ハードウェア開発
概要
Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。
Spectrum Digital XDS200 は、TI 20 ピン・コネクタ(TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属)とホスト側の USB 2.0 (...)
特長
XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ(エミュレータ)ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。
XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。
TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています(付属するアダプタは、モデルによって異なります)。
XDS200 は、従来型の IEEE1149.1(JTAG)、IEEE1149.7(cJTAG)、ARM のシリアル・ワイヤ・デバッグ(SWD)とシリアル・ワイヤ出力(SWO)をサポートしており、+1.5V ~ 4.1V のインターフェイス・レベルで動作します。
IEEE1149.7 つまり Compact JTAG(cJTAG)は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。
シリアル・ワイヤ・デバッグ(SWD)とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力(SWO)を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。
すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード(480Mbps)をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。
XDS200 ファミリには、TI の (...)
概要
The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).
The (...)
特長
XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)
概要
The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).
The (...)
特長
-
XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)
ソフトウェア開発
特長
Linux features
- Open Linux support
- Linux kernel and Bootloaders
- File system
- GUI-based application launcher
- Example applications, including:
- ARM benchmarks: Dhrystone, Linpack, Whetstone
- Cryptography: AES, 3DES, MD5, SHA
- Host tools including flash utility
- Code Composer Studio™ IDE for Linux development
- (...)
特長
- Supports C66x TI DSP platform for little-endian
- Supports single-precision and double-precision floating point
- Supports complex inputs and real inputs
- Supports 1D, 2D and 3D FFT
- Supports Single-core and Multi-core
- API similar to FFTW, includes FFT plan and FFT execute
特長
- Types of functions included:
- Trigonometric and hyperbolic: Sin, Cos, Tan, Arctan, etc.
- Power, exponential, and logarithmic
- Reciprocal
- Square root
- Division
- Natural C Source Code
- Optimized C code with Intrinsics
- Hand-coded assembly-optimized routines
- C-callable routines, which can be inlined and are fully (...)
特長
Image Analysis
- Image boundry and perimeter
- Morphological operation
- Edge detection
- Image Histogram
- Image thresholding
Image filtering and format conversion
- Color space conversion
- Image convolution
- Image correlation
- Error diffusion
- Median filtering
- Pixel expansion
Image compression and decompression
- Forward and (...)
特長
Optimized DSP routines including functions for:
- Adaptive filtering
- Correlation
- FFT
- Filtering and convolution: FIR, biquad, IIR, convolution
- Math: Dot products, max value, min value, etc.
- Matrix operations
Code Composer Studio™ - Integrated Development Environment for Multicore DSP and ARM including KeyStone Processors and Jacinto Processors
Code Composer Studio is an integrated development environment (IDE) that supports TI's Microcontroller and Embedded Processors portfolio. Code Composer Studio (...)
(上記の) 「GET SOFTWARE」ボタンをクリックして入手できるコーデックは、TI が現時点で提供している、最新のテスト済みバージョンです。さらに、一部のアプリケーション・デモで、TI コーデックの各バージョンを入手することもできます。 デモ内のコーデックのバージョンは、入手可能な最新版であることも、最新版ではないこともあります。
特長
- フィールドで強化済みおよびテスト済み
- LINUX と WINDOWS の各インストーラ
- コーデック・エンジン・ベースのテストを実施する際に、標準的な EVM 上で XDC のパッケージ化と検証を実施済み
- エンコーダとデコーダの両方が入手可能
- すべてのコーデックは eXpressDSP™ 準拠であり、XDM 1.x インターフェイスのいずれかを実装
- 性能データは、各コーデックのデータシートで規定済み
- 750MHz 動作のシングルコア C66x DSP から 1.25GHz 動作の 8 コア C66x DSP で構成されたマルチコア SoC にいたるまで、TI の DSP はスケーラブルで電力効率の優れたプラットフォームを提供しています。これにより、低解像度からフル HD やウルトラ HD にいたるまであらゆる解像度のエンコード・ソリューションを実現することができます。
- 以下の表は、TI の DSP を使用してさまざまなエンコード・ソリューションを実現する場合に必要な C66x DSP コアと TMS320C6678 デバイスの推定数を示しています。
- Base、Main、High の各プロファイルをサポート。
- このエンコーダは、以下で説明する性能測定を行う目的で使用します。
H.264 / AVC (オーディオ・ビデオ・コーディング) のエンコード
H.264 エンコーダのプロファイル | 解像度とフレーム・レート | 必要な 1.25GHz 動作の C66x DSP コアの数 | 必要な 1.25GHz 動作の TMS320C6678 デバイスの数 |
Base Profile(BP) | 480p30 | 0.5 コア | <1 デバイス |
Base (...) |
設計ツールとシミュレーション
特長
- Supports many TI processors including Sitara and Jacinto Processors and DSPs
- Search by type of product, TI devices supported, or country
- Links and contacts for quick engagement
- Third-party companies located around the world
リファレンス・デザイン
設計ファイル
-
download TMS320C6678 Processor to Implement a Power-Eff. Scalable H.265/HEVC Solution PCB.zip (4216KB) -
download TMS320C6678 to Implement a Power-Eff. Scalable H.265/HEVC Solution CAD Files.zip (699KB) -
download TMS320C6678 to Implement a Power-Eff. Scalable H.265/HEVC Solution Gerber.zip (6050KB) -
download Implementing a Real-time Synthetic Aperture Radar (SAR) Algorithm BOM.pdf (127KB)
設計ファイル
-
download TMS320C6678 Processor to Implement a Power-Eff. Scalable H.265/HEVC Solution BOM.pdf (131KB) -
download TMS320C6678 Processor to Implement a Power-Eff. Scalable H.265/HEVC Solution PCB.zip (4216KB) -
download TMS320C6678 to Implement a Power-Eff. Scalable H.265/HEVC Solution CAD Files.zip (699KB) -
download TMS320C6678 to Implement a Power-Eff. Scalable H.265/HEVC Solution Gerber.zip (6050KB)
CAD/CAE シンボル
パッケージ | ピン数 | ダウンロード |
---|---|---|
(AAW) | 1517 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating/ リフローピーク温度
- MTBF/FIT の推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果