トップ

製品の詳細

パラメータ

Video port (configurable) 1 Dedicated Output, 1 Dedicated Input Ethernet MAC 10/100 I2C 1 UART (SCI) 2 Operating temperature range (C) -40 to 125 Rating Catalog open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ

パッケージ|ピン|サイズ

BGA (ZDU) 376 529 mm² 23 x 23 NFBGA (ZWT) 361 256 mm² 16 x 16 open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ

特長

  • Get started today with production-ready, easy-to-use audio and video codecs for digital media processors based on DaVinci™ technology. Also available are various O/S Board Support Packages and software updates. All codecs are available for FREE evaluation. REQUEST FREE SOFTWARE!
  • High-Performance Digital Media Processor (DM6437)
    • 2.5-, 2-, 1.67, 1.51-, 1.43-ns Instruction Cycle Time
    • 400-, 500-, 600-, 660-, 700-MHz C64x+™ Clock Rate
    • Eight 32-Bit C64x+ Instructions/Cycle
    • 3200, 4000, 4800, 5280, 5600 MIPS
    • Fully Software-Compatible With C64x
    • Commercial and Automotive (Q or S suffix) Grades
    • Low-Power Device (L suffix)
  • VelociTI.2™ Extensions to VelociTI™ Advanced Very-Long-Instruction-Word VLIW) TMS320C64x+™ DSP Core
    • Eight Highly Independent Functional Units With VelociTI.2 Extensions:
      • Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 × 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 × 8-Bit Multiplies (16-Bit Results) per Clock Cycle
  • Load-Store Architecture With Non-Aligned Support
  • 64 32-Bit General-Purpose Registers
  • Instruction Packing Reduces Code Size
  • All Instructions Conditional
  • Additional C64x+™ Enhancements
    • Protected Mode Operation
    • Exceptions Support for Error Detection and Program Redirection
    • Hardware Support for Modulo Loop Auto-Focus Module Operation
  • C64x+ Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • VelociTI.2 Increased Orthogonality
    • C64x+ Extensions
      • Compact 16-bit Instructions
      • Additional Instructions to Support Complex Multiplies
  • C64x+ L1/L2 Memory Architecture
    • 256K-Bit (32K-Byte) L1P Program RAM/Cache [Flexible Allocation]
    • 640K-Bit (80K-Byte) L1D Data RAM/Cache [Flexible Allocation]
    • 1M-Bit (128K-Byte) L2 Unified Mapped RAM/Cache [Flexible Allocation]
  • Supports Little Endian Mode Only
  • Video Processing Subsystem (VPSS)
    • Front End Provides:
      • CCD and CMOS Imager Interface
      • BT.601/BT.656 Digital YCbCr 4:2:2 (8-/16-Bit) Interface
      • Preview Engine for Real-Time Image Processing
      • Glueless Interface to Common Video Decoders
      • Histogram Module
      • Auto-Exposure, Auto-White Balance and Auto-Focus Module
      • Resize Engine
        • Resize Images From 1/4× to 4×
        • Separate Horizontal/Vertical Control
    • Back End Provides:
      • Hardware On-Screen Display (OSD)
      • Four 54-MHz DACs for a Combination of
        • Composite NTSC/PAL Video
        • Luma/Chroma Separate Video (S-video)
        • Component (YPbPr or RGB) Video (Progressive)
      • Digital Output
        • 8-/16-bit YUV or up to 24-Bit RGB
        • HD Resolution
        • Up to 2 Video Windows
  • External Memory Interfaces (EMIFs)
    • 32-Bit DDR2 SDRAM Memory Controller With 256M-Byte Address Space (1.8-V I/O)
      • Supports up to 333-MHz (data rate) Bus and Interfaces With DDR2-400 SDRAM
    • Asynchronous 8-Bit Wide EMIF (EMIFA) With up to 64M-Byte Address Reach
      • Flash Memory Interfaces
        • NOR (8-Bit-Wide Data)
        • NAND (8-Bit-Wide Data)
  • Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
  • Two 64-Bit General-Purpose Timers (Each Configurable as Two 32-Bit Timers)
  • One 64-Bit Watch Dog Timer
  • Two UARTs (One with RTS and CTS Flow Control)
  • Master/Slave Inter-Integrated Circuit (I2C Bus×)
  • Two Multichannel Buffered Serial Ports (McBSPs)
    • I2S and TDM
    • AC97 Audio Codec Interface
    • SPI
    • Standard Voice Codec Interface (AIC12)
    • Telecom Interfaces - ST-Bus, H-100
    • 128 Channel Mode
  • Multichannel Audio Serial Port (McASP0)
    • Four Serializers and SPDIF (DIT) Mode
  • 16-Bit Host-Port Interface (HPI)
  • High-End CAN Controller (HECC)
  • 32-Bit 33-MHz, 3.3-V Peripheral Component Interconnect (PCI) Master/Slave Interface
  • 10/100 Mb/s Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports Media Independent Interface (MII)
    • Management Data I/O (MDIO) Module
  • VLYNQ™ Interface (FPGA Interface)
  • Three Pulse Width Modulator (PWM) Outputs
  • On-Chip ROM Bootloader
  • Individual Power-Savings Modes
  • Flexible PLL Clock Generators
  • IEEE-1149.1 (JTAG™) Boundary-Scan-Compatible
  • Up to 111 General-Purpose I/O (GPIO) Pins (Multiplexed With Other Device Functions)
  • Packages:
    • 361-Pin Pb-Free PBGA Package (ZWT Suffix), 0.8-mm Ball Pitch
    • 376-Pin Plastic BGA Package (ZDU Suffix), 1.0-mm Ball Pitch
  • 0.09-µm/6-Level Cu Metal Process (CMOS)
  • 3.3-V and 1.8-V I/O, 1.2-V Internal (-7/-6/-5/-4/-L/-Q6/-5Q/-4Q)
  • 3.3-V and 1.8-V I/O, 1.05-V Internal (-7/-6/-5/-4/-L/-Q5)
  • Applications
    • Digital Media
    • Networked Media Encode/Decode
    • Video Imaging

All trademarks are the property of their respective owners.

open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ

概要

The TMS320C64x+™ DSPs (including the TMS320DM6437 device) are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. The DM6437 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSPs an excellent choice for digital media applications. The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform. The C64x™ DSPs support added functionality and have an expanded instruction set from previous devices.

Any reference to the C64x DSP or C64x CPU also applies, unless otherwise noted, to the C64x+ DSP and C64x+ CPU, respectively.

With performance of up to 4800 million instructions per second (MIPS) at a clock rate of 600 MHz, the C64x+ core offers solutions to high-performance DSP programming challenges. The DSP core possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x+ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units-two multipliers for a 32-bit result and six arithmetic logic units (ALUs). The eight functional units include instructions to accelerate the performance in video and imaging applications. The DSP core can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2400 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 4800 MMACS. For more details on the C64x+ DSP, see the TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (literature number SPRU732).

The DM6437 also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000 DSP platform devices. The DM6437 core uses a two-level cache-based architecture. The Level 1 program memory/cache (L1P) consists of a 256K-bit memory space that can be configured as mapped memory or direct mapped cache, and the Level 1 data (L1D) consists of a 640K-bit memory space-384K-bit of which is mapped memory and 256K-bit of which can be configured as mapped memory or 2-way set-associative cache. The Level 2 memory/cache (L2) consists of a 1M-bit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.

The peripheral set includes: 2 configurable video ports; a 10/100 Mb/s Ethernet MAC (EMAC) with a management data input/output (MDIO) module; a 4-bit transmit, 4-bit receive VLYNQ interface; an inter-integrated circuit (I2C) Bus interface; two multichannel buffered serial ports (McBSPs); a multichannel audio serial port (McASP0) with 4 serializers; 2 64-bit general-purpose timers each configurable as 2 independent 32-bit timers; 1 64-bit watchdog timer; a user-configurable 16-bit host-port interface (HPI); up to 111-pins of general-purpose input/output (GPIO) with programmable interrupt/event generation modes, multiplexed with other peripherals; 2 UARTs with hardware handshaking support on 1 UART; 3 pulse width modulator (PWM) peripherals; 1 high-end controller area network (CAN) controller [HECC]; 1 peripheral component interconnect (PCI) [33 MHz]; and 2 glueless external memory interfaces: an asynchronous external memory interface (EMIFA) for slower memories/peripherals, and a higher speed synchronous memory interface for DDR2.

The DM6437 device includes a Video Processing Subsystem (VPSS) with two configurable video/imaging peripherals: 1 Video Processing Front-End (VPFE) input used for video capture, 1 Video Processing Back-End (VPBE) output.

The Video Processing Front-End (VPFE) is comprised of a CCD Controller (CCDC), a Preview Engine (Previewer), Histogram Module, Auto-Exposure/White Balance/Focus Module (H3A), and Resizer. The CCDC is capable of interfacing to common video decoders, CMOS sensors, and Charge Coupled Devices (CCDs). The Previewer is a real-time image processing engine that takes raw imager data from a CMOS sensor or CCD and converts from an RGB Bayer Pattern to YUV422. The Histogram and H3A modules provide statistical information on the raw color data for use by the DM6437. The Resizer accepts image data for separate horizontal and vertical resizing from 1/4x to 4x in increments of 256/N, where N is between 64 and 1024.

The Video Processing Back-End (VPBE) is comprised of an On-Screen Display Engine (OSD) and a Video Encoder (VENC). The OSD engine is capable of handling 2 separate video windows and 2 separate OSD windows. Other configurations include 2 video windows, 1 OSD window, and 1 attribute window allowing up to 8 levels of alpha blending. The VENC provides four analog DACs that run at 54 MHz, providing a means for composite NTSC/PAL video, S-Video, and/or Component video output. The VENC also provides up to 24 bits of digital output to interface to RGB888 devices. The digital output is capable of 8/16-bit BT.656 output and/or CCIR.601 with separate horizontal and vertical syncs.

The Ethernet Media Access Controller (EMAC) provides an efficient interface between the DM6437 and the network. The DM6437 EMAC support both 10Base-T and 100Base-TX, or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex mode, with hardware flow control and quality of service (QOS) support.

The Management Data Input/Output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system.

The I2C and VLYNQ ports allow DM6437 to easily control peripheral devices and/or communicate with host processors.

The high-end controller area network (CAN) controller [HECC] module provides a network protocol in a harsh environment to communicate serially with other controllers, typically in automotive applications.

The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors. For details on each of the peripherals, see the related sections later in this document and the associated peripheral reference guides.

The DM6437 has a complete set of development tools. These include C compilers, a DSP assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code

open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ
ダウンロード

Other devices and data sheet

This data sheet applies to both  TMS320DM6437Q and  TMS320DM6437Q

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 76
種類 タイトル 英語版のダウンロード 日付
* データシート TMS320DM6437 Digital Media Processor データシート 2008年 6月 6日
* エラッタ TMS320DM6437/35/33/31 DMP Silicon Errata (Revs. 1.3 1.2 1.1 & 1.0) 2011年 8月 12日
アプリケーション・ノート Plastic Ball Grid Array [PBGA] Application Note 2015年 8月 13日
ユーザー・ガイド TMS320C6000 Assembly Language Tools v 7.3 User's Guide 2012年 8月 21日
ユーザー・ガイド TMS320C6000 Optimizing Compiler v 7.3 User's Guide 2012年 8月 21日
アプリケーション・ノート Using the TMS320DM643x Bootloader 2012年 3月 23日
ユーザー・ガイド TMS320C6000 Programmer's Guide 2011年 7月 11日
ユーザー・ガイド TMS320DM643x DMP Inter-Integrated Circuit (I2C) Module User's Guide 2011年 3月 25日
ユーザー・ガイド TMS320DM643x DMP DDR2 Memory Controller User's Guide 2011年 1月 12日
ユーザー・ガイド TMS320DM643x DMP EMAC/MDIO User's Guide 2010年 12月 23日
ユーザー・ガイド TMS320DM643x DMP Video Processing Front End (VPFE) User's Guide 2010年 8月 25日
ユーザー・ガイド TMS320DM643x DMP Pulse-Width Modulator (PWM) User's Guide 2010年 8月 5日
ユーザー・ガイド TMS320C64x+ DSP Megamodule Reference Guide 2010年 8月 3日
ユーザー・ガイド TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide 2010年 7月 30日
ユーザー・ガイド TMS320DM643x DMP Peripheral Component Interconnect (PCI) User's Guide 2010年 5月 14日
アプリケーション・ノート TMS320DM643x Power Consumption Summary 2010年 5月 10日
ユーザー・ガイド TMS320C6000 Assembly Language Tools v 7.0 User's Guide 2010年 3月 18日
ユーザー・ガイド TMS320C6000 Optimizing Compiler v 7.0 User's Guide 2010年 3月 18日
ユーザー・ガイド TMS320DM643x DMP Universal Asynchronous Receiver/Transmitter (UART) UG 2009年 12月 16日
アプリケーション・ノート TMS320C6472 Power-On Self Test 2009年 11月 25日
アプリケーション・ノート Running a TMS320C64x+ Codec Across TMS320C64x+ Based DSP Platforms 2009年 9月 24日
アプリケーション・ノート DM643x DMPを用いたシステム開発ナビゲータ (Rev. A 翻訳版) 2009年 6月 3日
アプリケーション・ノート Common Object File Format (COFF) 2009年 4月 15日
ユーザー・ガイド TMS320DM643x DMP Asynchronous External Memory Interface User's Guide 2009年 2月 24日
ユーザー・ガイド TMS320C64x+ DSP Cache User's Guide 2009年 2月 11日
ユーザー・ガイド TMS320DM643x DMP DSP サブシステム リファレンス・ガイド (Rev. E 翻訳版) 英語版をダウンロード (Rev.E) 2008年 12月 2日
その他の技術資料 TMS320C6000 高性能 DSP シリーズ プロダクト・ブリテン (Rev. B 翻訳版) 2008年 11月 17日
アプリケーション・ノート 12Vin DM643x Power using Integrated-FET DCDC Converters and LDO 2008年 10月 9日
アプリケーション・ノート 5Vin DM643x Power using DCDC Controllers and LDO 2008年 10月 9日
アプリケーション・ノート 5Vin DM643x Power using Integrated-FET DCDC Converters and LDO 2008年 10月 9日
アプリケーション・ノート 5Vin DM643x Power using a PMIC (Multi-output DCDC Converter) 2008年 10月 9日
ユーザー・ガイド TMS320DM643x DMP ビデオ・プロセッシング・バック・エンド(VPBE)ユーザーズ・ガイド (Rev. A 翻訳版) 英語版をダウンロード (Rev.A) 2008年 8月 25日
ユーザー・ガイド TMS320DM643x DMP ビデオ・プロセッシング・フロント・エンド(VPFE)ユーザーズ・ガイド (Rev. A 翻訳版) 最新の英語版をダウンロード (Rev.D) 2008年 8月 25日
アプリケーション・ノート EDMA v2.0 to EDMA v3.0 (EDMA3) Migration Guide 2008年 8月 21日
アプリケーション・ノート Software Migration From TMS320DM642 to TMS320DM648/DM6437 2008年 8月 19日
ユーザー・ガイド TMS320DM6437 Digital Video Development Platform (DVDP) インストレーション・ガイド 2008年 8月 12日
アプリケーション・ノート Understanding the Davinci Preview Engine 2008年 7月 23日
アプリケーション・ノート Understanding TI’s PCB Routing Rule-Based DDR Timing Specification 2008年 7月 17日
アプリケーション・ノート Understanding the Davinci Resizer 2008年 7月 17日
ユーザー・ガイド TMS320DM643x DMP Host Port Interface (HPI) User's Guide 2008年 7月 16日
アプリケーション・ノート TMS320DM643x デバイスにおけるVPFE及びVPBEドライバの使い方 (Rev. A 翻訳版) 英語版をダウンロード (Rev.A) 2008年 7月 15日
アプリケーション・ノート TMS320DM643x DSP PCB レイアウトの実装 2008年 6月 26日
アプリケーション・ノート TMS320DM643x 消費電力の概略 (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2008年 6月 17日
アプリケーション・ノート How to Use the EDMA3 Driver on a TMS320DM643x Device 2008年 6月 16日
ユーザー・ガイド TMS320C6000 Assembly Language Tools v 6.1 User's Guide 2008年 5月 15日
ユーザー・ガイド TMS320C6000 Optimizing Compiler v 6.1 User's Guide 2008年 5月 15日
ユーザー・ガイド TMS320C64x+ DSP Image/Video Processing Library (v2.0) Programmer's Reference 2008年 5月 5日
アプリケーション・ノート TMS320DM64xx、TMS320DM64x、および TMS320C6000 デバイスにおける熱考察 英語版をダウンロード 2008年 5月 5日
ユーザー・ガイド TMS320DM643x DMP General-Purpose Input/Output (GPIO) User's Guide 2008年 3月 18日
ユーザー・ガイド TMS320DM643x DMP I2C(Inter-Integrated Circuit)ペリフェラル ユーザーズ・ガイド (Rev. A 翻訳版) 最新の英語版をダウンロード (Rev.E) 2008年 3月 18日
ユーザー・ガイド TMS320DM643x DMP 非同期外部メモリ・インターフェイス(EMIF)ユーザーズ・ガイド (Rev. A 翻訳版) 最新の英語版をダウンロード (Rev.B) 2008年 3月 18日
ユーザー・ガイド TMS320DM643x DMP Multichannel Audio Serial Port (McASP) User's Guide 2008年 3月 13日
ユーザー・ガイド TMS320C64x+ DSP Little-Endian Library Programmer's Reference 2008年 3月 6日
ユーザー・ガイド TMS320DM643x DMP Enhanced DMA (EDMA) Controller User's Guide 2008年 3月 3日
アプリケーション・ノート TMS320DM643x ブートローダの使い方 (Rev. C 翻訳版) 最新の英語版をダウンロード (Rev.E) 2008年 2月 26日
ユーザー・ガイド TMS320DM6437 インストレーション・ガイド 2008年 1月 30日
アプリケーション・ノート Installing ObjectVideo OnBoard With TMS320DM6437 EVM 2008年 1月 15日
アプリケーション・ノート TMS320DM6446 to TMS320DM6437 Migration Guide 2007年 11月 5日
ユーザー・ガイド TMS320C64x+ DSP メガモジュール リファレンス・ガイド (Rev. H 翻訳版) 最新の英語版をダウンロード (Rev.K) 2007年 10月 1日
ユーザー・ガイド TMS320DM643x DMP VLYNQ Port User's Guide 2007年 9月 20日
ユーザー・ガイド TMS320DM643x DMP Multichannel Buffered Serial Port (McBSP) User's Guide 2007年 9月 17日
ユーザー・ガイド TMS320DM643x DVDP Getting Started Guide 2007年 7月 31日
アプリケーション・ノート TMS320DM643x Pin Multiplexing Utility 2007年 7月 6日
アプリケーション・ノート TMS320DM642 to TMS320DM6437 Migration Guide 2007年 6月 29日
ユーザー・ガイド PSP-1 User's Guide 2007年 6月 26日
ユーザー・ガイド TMS320DM643x DMP Peripherals Overview Reference Guide 2007年 6月 25日
ユーザー・ガイド TMS320DM643x DMP High-End CAN Controller (HECC) User's Guide 2007年 5月 15日
その他の技術資料 TMS320C6000 DSP TCP/IP Stack Software 2007年 4月 4日
その他の技術資料 DaVinci Technology - Digital Video Innovation Product Bulletin 2007年 2月 13日
その他の技術資料 Overview of DaVinci™ TMS320DM643x Digital Media Portfolio 2007年 2月 13日
アプリケーション・ノート DaVinci Technology Background and Specifications 2007年 1月 4日
ユーザー・ガイド TMS320DM643x DMP 64-Bit Timer User's Guide 2006年 12月 18日
アプリケーション・ノート Clock Recommendations for the DM643x EVM 2006年 11月 29日
ユーザー・ガイド TMS320C64x+ DSP Big-Endian Library Programmer's Reference 2006年 3月 10日
ユーザー・ガイド TMS320C64x+ Image/Video Processing Library Programmer's Reference 2006年 3月 10日
アプリケーション・ノート TMS320C64x to TMS320C64x+ CPU Migration Guide 2005年 10月 20日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワーク ダウンロード
マルチメディア・フレームワーク製品(MFP)- コーデック・エンジン、フレームワーク・コンポーネントおよび XDAIS
TMDMFP Multimedia Framework Products (MFP)

A major advantage of programmable DSPs over fixed-function devices is their ability to accelerate multiple multimedia functions in a single device. TI multimedia framework products are designed to enable users to easily share a DSP between algorithms by handling (...)

特長
Multimedia Framework Products (MFP) - Codec Engine and xDAIS Framework Components

Codec Engine - Codec Engine is a codec execution framework that automates the invocation and instantiation of eXpressDSP-compliant codecs and algorithms. Codec Engine can execute in ARM-only, ARM-DSP, or DSP-only (...)

サンプル・コードとデモ ダウンロード
デバッグ・プローブ ダウンロード
Spectrum Digital XDS200 USB エミュレータ
TMDSEMU200-U Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ(TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属)とホスト側の USB 2.0 (...)

295
特長

XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ(エミュレータ)ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。

XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。

TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています(付属するアダプタは、モデルによって異なります)。

XDS200 は、従来型の IEEE1149.1(JTAG)、IEEE1149.7(cJTAG)、ARM のシリアル・ワイヤ・デバッグ(SWD)とシリアル・ワイヤ出力(SWO)をサポートしており、+1.5V ~ 4.1V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG(cJTAG)は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。

シリアル・ワイヤ・デバッグ(SWD)とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力(SWO)を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。

すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード(480Mbps)をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。

XDS200 ファミリには、TI の (...)

デバッグ・プローブ ダウンロード
Blackhawk XDS560v2 システム・トレース USB エミュレータ
TMDSEMU560V2STM-U The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

995
特長

XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

デバッグ・プローブ ダウンロード
Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット
TMDSEMU560V2STM-UE The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

1495
特長
  • XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

ドライバとライブラリ ダウンロード
TI-RTOS ネットワーク
NDKTCPIP

TCP/IP のネットワーク・デベロッパー・キット

ネットワーク・デベロッパー・キット(NDK)には、TCP/IP スタック、いくつかのネットワーク・アプリケーション、および EMAC デバイス・ドライバが含まれています。これらは、DaVinci™ デジタル・メディア・デバイスおよび、DM643x、DM648、DM642、C6424、C6452、C6455、C6474、C6747、TCI648x デバイスを含む、TMS320C600™ 高性能 DSP 上の DSP/BIOS で動作します。

 

参照: NDK ダウンロード・ページ(英語) – 現行および以前のバージョン

参照: DSP ターゲット・コンテンツ・インフラ(英語) – すべてのターゲット・ソフトウェア

参照: Wiki: NDK ライセンスと入手情報(英語) 

参照: TI エンジニア・コミュニティ

特長

NDK の内容:

  • コア TCP/IP プロトコル・スタック: VLAN パケット・プライオリティ・マーキング、TCP、UDP、ICMP、IGMP、IP、および ARP を含む、デュアルモード IPv6/IPv4 スタック、バイナリのみ
  • ネットワーク・アプリケーション: HTTP、TELNET、TFTP、DNS、DHCP(IPv4 のみ)のソースとバイナリ
  • アプリーケーション・プログラミング・インターフェイス: BSD ソケット、イーサネットのサポートを含む
  • デバイス・ドライバ:サポートされている DSP のオンチップ EMAC 用 テスト済みデバイス・ドライバ、ソースおよびバイナリで提供

NDK の使用に必須の項目:


無償の開発および製造ライセンス


NDK は、開発用と製造用ともに無償で入手できます。

含まれるもの

  • NDK は、無償でダウンロード可能であり、 TI のサポートされている全てのデバイス用の TCP/IP スタック・バイナリ・ライブラリを含んでいます。
  • ネットワーク・アプリケーション、ジャンボ・パケット・バッファ・マネージャ、およびデバイス・ドライバのソース・コードとバイナリ・ライブラリを提供しています。
  • NDK には、サンプル・プログラムや資料(リリース・ノート、ユーザー・ガイド、イーサネット・ドライバ・デザイン・ガイドおよびプログラマーズ・ガイド)も含まれています。
ドライバとライブラリ ダウンロード
TMS320C62x/TMS320C64x FastRTS ライブラリ
SPRC122 C62x/64x FastRTS ライブラリは、最適化済みの浮動小数点関数ライブラリであり、TMS320C62x または TMS320C64x どちらかのデバイスを使用する C プログラマ向けです。これらのルーチンは通常、最適な実行速度を重視する演算集中型のリアルタイム・アプリケーションで使用します。現行の浮動小数点ライブラリ (RTS) の関数を FastRTS ライブラリで置き換えると、既存のコードを書き換えずに実行速度を大幅に高速化することができます。

また、このリリースは、FastRTS ライブラリで使用できる一部の関数に対応する C の実装も収録しています。これらの C コードを使用すると、ユーザーの皆様はこれらの関数をインライン化し、さらに性能を改善できます。

特長

単精度と倍精度の算術関数 単精度と倍精度の変換関数
浮動小数点の加算 浮動小数点から 32 ビット符号付き整数への変換
32 ビット符号付き整数から浮動小数点への変換
浮動小数点の除算 浮動小数点から 40 ビット符号付き長整数への変換
40 ビット符号付き長整数から浮動小数点への変換
浮動小数点の乗算 浮動小数点から 32 ビット符号なし整数への変換
32 ビット符号なし整数から浮動小数点への変換
浮動小数点の逆数 浮動小数点から 40 ビット符号なし長整数への変換
40 ビット符号なし長整数から浮動小数点への変換
浮動小数点の減算 倍精度浮動小数点から単精度浮動小数点への変換
単精度浮動小数点から倍精度浮動小数点への変換
ドライバとライブラリ ダウンロード
ソフトウェア・コーデック ダウンロード
CODECS - ビデオおよびスピーチ C64x+-ベース・デバイス (OMAP35x、C645x、C647x、DM646、DM644x、DM643x)
C64XPLUSCODECS TI codecs are free, come with production licensing and are available for download now. All are production-tested for easy integration into video and voice applications. Click GET SOFTWARE button (above) to access the most recent, tested codec versions available. Datasheets and Release Notes are on (...)
特長

For best design results, find the codec(s) optimized for your platform. If none are available, click GET SOFTWARE button (above) for codecs optimized for TI C64x+ core-based devices (i.e. most devices in the OMAP35x, TMS320C645x, TMS320C647x, TMS320DM646x, TMS320DM644x and TMS320DM643x families).

  • For (...)
ソフトウェア・コーデック ダウンロード
eXpressDSP アルゴリズム・スタンダード – xDAIS デベロッパーズ・キットと xDM
TMDXDAISXDM xDAIS and xDM

The eXpressDSP™ Algorithm Interoperability Standard (xDAIS) and the eXpressDSP Digital Media (xDM) standard fully leverage the ability of DSPs to perform a wide range of multimedia functions on a single device. eXpressDSP compliance is achieved by adhering to these standards. To (...)

特長
xDAIS and xDM Technical Overview eXpressDSP Digital Media (xDM) standard - The xDM standard defines APIs through which an application invokes a particular class of codec, such as video decode or audio encode. xDM APIs are defined for the following codecs classes:
  • Video decode
  • Video encode
  • Image decode
  • (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM221C.ZIP (10 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM222B.ZIP (10 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM230B.ZIP (267 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SPRM231B.ZIP (267 KB) - IBIS Model

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
BGA (ZDU) 376 オプションの表示
NFBGA (ZWT) 361 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ