データシート
LMK05318B-Q1
- 車載アプリケーション向けに AEC-Q100 認証済み
- 温度グレード 2：-40℃～105℃
- 超低ジッタ BAW VCO ベースのイーサネット クロック
- RMS ジッタ (312.5MHz)：50fs (標準値)
- RMS ジッタ (156.25MHz)：60fs (標準値)
- 2 つのアナログ位相ロック ループ (APLL) と対になった 1 つの高性能デジタル位相ロック ループ (DPLL)
- プログラム可能な DPLL ループ帯域幅
- DCO 周波数調整ステップ サイズ：< 1ppt
- 2 つの差動またはシングルエンド DPLL 入力
- 入力周波数：1Hz (1PPS)～800MHz
- デジタル ホールドオーバーおよびヒットレス スイッチング
- 8 つの差動出力、プログラム可能な HSDS/LVPECL、LVDS、HSCL、1.8V LVCMOS 出力形式
- 最大 6 種類の出力周波数
- 出力周波数：1Hz (1PPS)～1250MHz
- PCIe Gen 1～6 準拠
- I2C または SPI 制御バス
- 起動時のカスタム システム構成のための EEPROM
LMK05318B-Q1 は高性能のネットワーク シンクロナイザ クロックであり、ジッタ クリーニング、クロック生成、高度なクロック監視、優れたヒットレス スイッチング性能により、通信インフラおよび産業機器の厳しいタイミング要件を満たすことができます。超低ジッタ 高PSNR (電源ノイズ除去性能) により、高速シリアル リンクにおけるビット誤り率 (BER) を低減します。
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
LMK05318BEVM — ネットワーク・シンクロナイザ・クロックの評価基板
この製品は、LMK05318B ネットワーク・シンクロナイザ・クロック・デバイスの評価基板 (EVM) です。
迅速な評価、準拠試験、システム・プロトタイピングの目的で、この EVM を、フレキシブルな同期クロック供給源として使用することもできます。50Ω の試験機器とのインターフェイスを確立するために、複数の SMA ポートを通じて、LMK05318B のクロック入力や出力にアクセスすることができます。オンボードの XO (水晶発振器) オプションも付属していますが、お客様側でリワークを実施して XO/TCXO/OCXO (...)
ユーザー ガイド: PDF
設計ツール
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア
Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI (...)
設計とシミュレーション向けの環境である PSpice for TI (...)
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| VQFN (RGZ) | 48 | オプションの表示 |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。