トップ

製品の詳細

パラメータ

DSP 4 C66x Operating systems Integrity, Linux, SYS/BIOS, VxWorks On-chip L2 cache/RAM 1024 KB (ARM Cluster), 1024 KB (per C66x DSP core) Other on-chip memory 3072 KB DRAM DDR3, DDR3L Ethernet MAC 4-port 1Gb Switch PCI/PCIe 2 PCIe Gen2 Serial I/O I2C, PCIe, SPI, UART, USB SPI 3 I2C 3 USB 1 Arm MHz (Max.) 1200 Arm CPU 2 ARM Cortex-A15 Video port (configurable) NULL UART (SCI) 4 Rating Catalog open-in-new その他の C6000 DSP + Arm プロセッサ

特長

  • Four TMS320C66x DSP Core Subsystems (C66x
    CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed/Floating-Point
      DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2
        GHz
    • Memory
      • 32K Byte L1P Per CorePac
      • 32K Byte L1D PerCorePac
      • 1024K Byte Local L2 Per CorePac
  • ARM CorePac
    • Two ARM® Cortex®-A15 MPCore™ Processors
      at Up to 1.2 GHz
    • 1MB L2 Cache Memory Shared by Two ARM
      Cores
    • Full Implementation of ARMv7-A Architecture
      Instruction Set
    • 32KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE)
      Master Port, Connected to MSMC for Low
      Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 2 MB SRAM Memory Shared by Four DSP
      CorePacs and One ARM CorePac
    • Memory Protection Unit for Both MSM SRAM
      and DDR3_EMIF
  • On-chip Standalone RAM (OSR) - 1MB On-Chip
    SRAM for Additional Shared Memory
  • Hardware Coprocessors
    • Two Fast Fourier Transform Coprocessors
      • Support Up to 1200 Msps at FFT Size 1024
      • Support Max FFT Size 8192
  • Multicore Navigator
    • 8k Multi-Purpose Hardware Queues with Queue
      Manager
    • Packet-Based DMA for Zero-Overhead
      Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • 1 Gbps Wire Speed Throughput at 1.5
        MPackets Per Second
    • Security AcceleratorEngine Enables Support for
      • IPSec, SRTP, and SSL/TLS Security
      • ECB, CBC, CTR, F8,CCM, GCM, HMAC,
        CMAC, GMAC, AES, DES, 3DES, SHA-1,
        SHA-2 (256-bit Hash), MD5
      • Up to 6.4 Gbps IPSec
    • Ethernet Subsystem
    • Peripherals
      • DigitalFront End (DFE) Subsystem
        • Support up to Four Lane JESD204A/B (7.37
          Gbps Line Rate Max.) Interface to Multiple
          Data Converters
        • Integration of Digital Down/Up-Conversion
          (DDC/DUC) Module
      • IQNet Subsystem
        • Transporting data streams to an integrated
          Digital Front End (DFE)
      • Two One-Lane PCIe Gen2 Interfaces
        • Supports Up to 5 GBaud
      • Three Enhanced Direct Memory Access (EDMA)
        Controllers
      • 72-Bit DDR3 Interface, Speeds Up to 1600 MHz
      • EMIF16 Interface
      • USB 3.0 Interface
      • USIM Interface
      • Four UART Interfaces
      • Three I2C Interfaces
      • 64 GPIO Pins
      • Three SPI Interfaces
      • Semaphore Module
      • Fourteen 64-Bit Timers
    • Commercial Case Temperature:
      • 0°C to 100°C
    • Extended Case Temperature:
      • –40°C to 100°C
open-in-new その他の C6000 DSP + Arm プロセッサ

概要

The 66AK2L06 KeyStone SoC is a member of the C66x family based on TI's new KeyStone II Multicore SoC Architecture and is a low-power solution with integrated JESD204B lanes that meets the more stringent power, size, and cost requirements of applications requiring connectivity with ADC and DAC based applications. The device’s ARM and DSP cores deliver exceptional processing power on platforms requiring high signal and control processing.

TI’s KeyStone II Architecture provides a programmable platform integrating various subsystems (ARM CorePac, C66x CorePacs, IP network, Digital Front End, and FFT processing) and uses a queue-based communication system that allows the SoC resources to operate efficiently and seamlessly. This unique SoC architecture also includes a TeraNet switch that enables the wide mix of system elements, from programmable cores to dedicated coprocessors and high-speed IO, to each operate at maximum efficiency with no blocking or stalling.

The addition of the ARM CorePac in the 66AK2L06 device enables the ability for complex control code processing on-chip. Operations such as housekeeping and management processing can be performed with the Cortex-A15 processor.

TI’s new C66x core launches a new era of DSP technology by combining fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is an industry-leading 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x CorePac incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.

The 66AK2L06 contains many coprocessors to offload the bulk of the processing demands of higher layers of application. This keeps the cores free for algorithms and other differentiating functions. The SoC contains multiple copies of key coprocessors such as the FFTC. The architectural elements of the SoC (Multicore Navigator) ensure that data is processed without any CPU intervention or overhead, allowing the system to make optimal use of its resources.

TI’s scalable multicore SoC architecture solutions provide developers with a range of software-compatible and hardware-compatible devices to minimize development time and maximize reuse.

The 66AK2L06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows and Linux debugger interface for visibility into source code execution.

open-in-new その他の C6000 DSP + Arm プロセッサ
ダウンロード

Support through a third party

This product does not have ongoing direct design support from TI. For support while working through your design, you may contact one of the following third parties: Azcom Technology, CommAgility.

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 68
種類 タイトル 英語版のダウンロード 日付
* データシート 66AK2L06 Multicore DSP+ARM KeyStone II System-on-Chip (SoC) データシート 2015年 4月 21日
* エラッタ 66AK2Lxx Multicore DSP+ARM KeyStone II SOC (Silicon Revision 1.0) 2015年 4月 20日
アプリケーション・ノート Keystone Error Detection and Correction EDC ECC 2019年 8月 12日
アプリケーション・ノート KeystoneII Boot Examples 2019年 6月 4日
ホワイト・ペーパー Sitara Processor Security 2019年 5月 9日
アプリケーション・ノート DDR3 Design Requirements for KeyStone Devices 2018年 1月 23日
ユーザー・ガイド USB 3.0 User Guide for KeyStone II Devices 2017年 8月 21日
アプリケーション・ノート Thermal Design Guide for DSP and ARM Application Processors 2017年 8月 14日
ユーザー・ガイド Phase-Locked Loop (PLL) for KeyStone Devices User's Guide 2017年 7月 26日
セレクション・ガイド TI Components for Aerospace and Defense Guide 2017年 3月 22日
ユーザー・ガイド Wideband Receiver with 66AK2L06 JESD204B attach to ADC32RF80 Design Guide 2016年 9月 23日
アプリケーション・ノート Keystone EDMA FAQ 2016年 9月 1日
デベロッパー・ネットワーク資料 Download XEVMK2LX schematics, bill of materials and design guide 2016年 8月 3日
デベロッパー・ネットワーク資料 XEVMK2LX Quick Setup Guide 2016年 8月 3日
ユーザー・ガイド Serializer/Deserializer (SerDes) for KeyStone II Devices User Guide 2016年 7月 27日
アプリケーション・ノート Power Management of K2L Device 2016年 7月 15日
アプリケーション・ノート 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide 2016年 6月 20日
技術記事 How to complete your RF sampling solution 2016年 5月 18日
アプリケーション・ノート SERDES Link Commissioning on KeyStone I and II Devices 2016年 4月 13日
技術記事 Accelerating the Fast Fourier Transform (FFT/iFFT) by 10x and more 2016年 3月 2日
ホワイト・ペーパー Multicore SoCs stay a step ahead of SoC FPGAs 2016年 2月 23日
アプリケーション・ノート TI DSP Benchmarking 2016年 1月 13日
アプリケーション・ノート Throughput Performance Guide for C66x KeyStone Devices 2015年 12月 22日
ホワイト・ペーパー Optimizing Modern Radar Systems using Low- Latency, High-Performance FFT Coproce 2015年 12月 17日
技術記事 Are 66AK2L06 SoCs an answer to miniaturization of test and measurement equipment? 2015年 12月 2日
ホワイト・ペーパー Optimizing your test and measurement solution by leveraging the most integrated 2015年 11月 3日
ユーザー・ガイド 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide 2015年 10月 22日
アプリケーション・ノート Keystone II DDR3 Debug Guide 2015年 10月 16日
アプリケーション・ノート System solution for avionics & defense 2015年 9月 23日
アプリケーション・ノート TPS544Bxx/TPS544Cxx Hookup for TCI6630K2L in Smart Reflex Class 0 TC Mode 2015年 9月 18日
技術記事 Summertime showdown: DSPs vs FPGAs 2015年 7月 9日
ユーザー・ガイド Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide 2015年 5月 6日
ユーザー・ガイド Gigabit Ethernet (GbE) Switch SS for K2E & K2L Devices User's Guide 2015年 4月 28日
その他の技術資料 66AK2L06 SoC Product Bulletin 2015年 4月 15日
ユーザー・ガイド Multicore Navigator (CPPI) for KeyStone Architecture User's Guide 2015年 4月 9日
ホワイト・ペーパー Optimizing synthetic aperture radar design with TI's integrated 66AK2L06 SoC 2015年 4月 9日
ユーザー・ガイド DDR3 Memory Controller for KeyStone II Devices User's Guide 2015年 3月 27日
ユーザー・ガイド KeyStone II Architecture Digital Radio Front End (DFE) User's Guide 2015年 3月 23日
ホワイト・ペーパー Ready to make the jump to JESD204B? White Paper 2015年 3月 19日
ユーザー・ガイド Fast Fourier Transform Coprocessor (FFTC) for KeyStone II Devices User's Guide 2015年 2月 11日
アプリケーション・ノート Keystone II DDR3 Initialization 2015年 1月 26日
ユーザー・ガイド IQN2 for KeyStone II Devices User's Guide 2014年 10月 1日
ユーザー・ガイド Power Sleep Controller (PSC) for KeyStone Devices User's Guide 2014年 9月 4日
ユーザー・ガイド K2E/K2L Packet Accelerator (PA) User's Guide 2014年 8月 19日
ユーザー・ガイド K2E/K2L Security Accelerator (SA) User's Guide 2014年 8月 19日
ユーザー・ガイド KeyStone II Network Coprocessor (NETCP) for K2E and K2L Devices User's Guide 2014年 8月 13日
アプリケーション・ノート Hardware Design Guide for KeyStone II Devices 2014年 3月 24日
ユーザー・ガイド Debug and Trace for KeyStone II Devices User's Guide 2013年 7月 26日
ユーザー・ガイド Bootloader for KeyStone Architecture User's Guide 2013年 7月 15日
ユーザー・ガイド C66x CorePac User's Guide 2013年 6月 28日
ユーザー・ガイド Memory Protection Unit (MPU) for KeyStone Devices User's Guide 2013年 6月 28日
ユーザー・ガイド Multicore Shared Memory Controller (MSMC) User Guide for KeyStone II Devices 2012年 11月 12日
ユーザー・ガイド ARM CorePac User Guide for KeyStone II Devices 2012年 10月 31日
アプリケーション・ノート Multicore Programming Guide 2012年 8月 29日
ユーザー・ガイド Semaphore2 Hardware Module for KeyStone Devices User's Guide 2012年 4月 24日
ユーザー・ガイド Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide 2012年 3月 30日
ユーザー・ガイド Interrupt Controller (INTC) for KeyStone Devices User's Guide 2012年 3月 27日
ユーザー・ガイド 64-Bit Timer (Timer64) for KeyStone Devices User's Guide 2012年 3月 22日
アプリケーション・ノート PCIe Use Cases for KeyStone Devices 2011年 12月 13日
アプリケーション・ノート Power Consumption Guide for the C66x 2011年 10月 6日
ユーザー・ガイド Inter-Integrated Circuit (I2C) User's Guide for the C66x DSP 2011年 9月 2日
ユーザー・ガイド External Memory Interface (EMIF16) for KeyStone Devices User's Guide 2011年 5月 24日
ホワイト・ペーパー Middleware/Firmware design challenges due to dynamic raw NAND market 2011年 5月 19日
ユーザー・ガイド C66x DSP Cache User's Guide 2010年 11月 9日
アプリケーション・ノート Clocking Design Guide for KeyStone Devices 2010年 11月 9日
ユーザー・ガイド DRx52x Inter-Integrated Circuit (I2C) Reference Guide 2010年 11月 9日
ユーザー・ガイド General-Purpose Input/Output (GPIO) User's Guide for the C66x DSP 2010年 11月 9日
アプリケーション・ノート Optimizing Loops on the C66x DSP 2010年 11月 9日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
2055
概要

XEVMK2LX は、66AK2Lx Keystone II ベース SoC 向けのフル機能の評価 / 開発ツールです。航空と防衛、試験と測定、医療、ソナーと画像処理の各最新アプリケーションに適した、高速データの生成とアクイジションを実施するシステムの開発に着手するには、このワイド PICMG® AMC フォーム・ファクタ評価基板をご活用ください。この基板は、単一の 66AK2L06、クワッドコア C66x DSP、デュアルコア Arm Cortex-A15、デジタル・フロント・エンドと JESD204B インターフェイスを搭載しています。

このキットに付属しているソフトウェアは、Code Composer Studio 統合開発環境 (Integrated Development Environment、IDE) バージョン 5 (CCS v5)、TI のマルチコア・ソフトウェア開発キット (MCSDK)、チップ・サポート・ライブラリ、ネットワーク開発キット、すぐに使用できるデモ・ソフトウェアを収録しています。MCSDK は、Arm コア向けの Linux サポートと DSP コア向けの TI-RTOS (旧呼称は SYS/BIOS RTOS) サポートを採用しています。

信頼性の高いオンボード・コネクティビティ・オプションとして、デュアル 10/100/1000 イーサネット・ポート、USB miniB 経由の UART、PCIe、170 ピン B+ スタイルの AMC インターフェイスを経由する複数の FMC コネクタを搭載しています。DDR3、NAND と NOR の各フラッシュを含めた大容量のオンボード・メモリを搭載しており、フレキシビリティが向上します。この基板は、オンボード (XDS200) エミュレーションまたは外部エミュレーションも付随的にサポート

特長
  • サンプル・アプリケーション:航空、防衛、レーダー、試験と測定、ポータブル超音波システム、ソナーと画像処理
  • 小型サイズ:両面 PICMG® AMC フォーム・ファクタ (7.11 インチ x 2.89 インチ)
  • DDR メモリ:2GB ECC DDR3 1600 オンボード (SO-DIMM ではない)
  • 開発環境:Code Composer Studio™ バージョン 5 (CCSv5)
  • イーサネット:デュアル 10/100/1000 イーサネット・ポートがオンボード
  • エミュレーション:オンボードのエミュレーション XDS200 と、MIPI 60 ピン・コネクタ経由の外部エミュレータ
  • メモリ:2GB DDR3、2GB NAND フラッシュ、128MB NOR フラッシュ
  • 詳細:製品の詳細
  • 電源オプション:DC 電源ブリック・アダプタ (12V/7A) 、または AMC キャリア・バックプレーン
  • プロセッサ:66AK2L06 に、4 基の TMS320C66x DSP CorePacs と 2 基の Arm Cortex A15 CorePacs を組み合わせ、デジタル・フロント・エンド (DFE) と JESD204B インターフェイスを統合
  • USB:1 基の USB 2.0/3.0 インターフェイス

ソフトウェア開発

ソフトウェア開発キット (SDK) ダウンロード
66AK2LX プロセッサ用プロセッサ SDK:Linux と TI-RTOS をサポート
PROCESSOR-SDK-K2L

Processor SDK (Software Development Kit) is a unified software platform for TI embedded processors providing easy setup and fast out-of-the-box access to benchmarks and demos.  All releases of Processor SDK are consistent across TI’s broad portfolio, allowing developers to seamlessly (...)

特長

Linux features

  • Open Linux support
  • Linux kernel and Bootloaders
  • File system
  • GUI-based application launcher
  • Example applications, including:
    • ARM benchmarks: Dhrystone, Linpack, Whetstone
    • Cryptography: AES, 3DES, MD5, SHA
  • Host tools including flash utility
  • Code Composer Studio™ IDE for Linux development
  • (...)

ソフトウェア開発キット (SDK) ダウンロード
RF ソフトウェア開発者用キット(RFSDK)
RFSDK Texas Instruments Radio Frequency Software Development Kit (RFSDK) is a collection of highly optimized APIs and highly abstracted commands to control, configure and manage the JESD204B interface, digital front end (DFE), analog front end (AFE) and high speed data converters (ADC/DAC). The RFSDK (...)
デバッグ・プローブ ダウンロード
Spectrum Digital XDS200 USB エミュレータ
TMDSEMU200-U Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ(TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属)とホスト側の USB 2.0 (...)

295
特長

XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ(エミュレータ)ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。

XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。

TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています(付属するアダプタは、モデルによって異なります)。

XDS200 は、従来型の IEEE1149.1(JTAG)、IEEE1149.7(cJTAG)、ARM のシリアル・ワイヤ・デバッグ(SWD)とシリアル・ワイヤ出力(SWO)をサポートしており、+1.5V ~ 4.1V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG(cJTAG)は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。

シリアル・ワイヤ・デバッグ(SWD)とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力(SWO)を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。

すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード(480Mbps)をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。

XDS200 ファミリには、TI の (...)

デバッグ・プローブ ダウンロード
Blackhawk XDS560v2 システム・トレース USB エミュレータ
TMDSEMU560V2STM-U The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

995
特長

XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

デバッグ・プローブ ダウンロード
Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット
TMDSEMU560V2STM-UE The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

1495
特長
  • XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

ドライバとライブラリ ダウンロード
DSP 演算ライブラリ、浮動小数点デバイス用
MATHLIB — The Texas Instruments math library is an optimized floating-point math function library for C programmers using TI floating point devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By using these routines instead (...)
特長
  • Types of functions included:
    • Trigonometric and hyperbolic: Sin, Cos, Tan, Arctan, etc.
    • Power, exponential, and logarithmic
    • Reciprocal
    • Square root
    • Division
  • Natural C Source Code
  • Optimized C code with Intrinsics
  • Hand-coded assembly-optimized routines
  • C-callable routines, which can be inlined and are fully (...)
ドライバとライブラリ ダウンロード
C64x+IMGLIB
SPRC264 C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Image Analysis

  • Image boundry and perimeter
  • Morphological operation
  • Edge detection
  • Image Histogram
  • Image thresholding

Image filtering and format conversion

  • Color space conversion
  • Image convolution
  • Image correlation
  • Error diffusion
  • Median filtering
  • Pixel expansion

Image compression and decompression

  • Forward and (...)
ドライバとライブラリ ダウンロード
C64x+DSPLIB
SPRC265 TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Optimized DSP routines including functions for:

  • Adaptive filtering
  • Correlation
  • FFT
  • Filtering and convolution: FIR, biquad, IIR, convolution
  • Math: Dot products, max value, min value, etc.
  • Matrix operations
ソフトウェア・コーデック ダウンロード
コーデック - ビデオ、スピーチ - C66x ベース・デバイス用
C66XCODECS TI のコーデックは無償であり、量産ライセンスが付属しているほか、今すぐダウンロードできます。いずれも量産テスト済みで、ビデオや音声の各アプリケーションに簡単に統合可能です。多くの場合、C66x プラットフォーム向けの C64x+ コーデックが提供済みであり、検証済みです。各インストーラやダウンロード・ページから、データシートとリリース・ノートが利用可能です。

(上記の) 「GET SOFTWARE」ボタンをクリックして入手できるコーデックは、TI が現時点で提供している、最新のテスト済みバージョンです。さらに、一部のアプリケーション・デモで、TI コーデックの各バージョンを入手することもできます。 デモ内のコーデックのバージョンは、入手可能な最新版であることも、最新版ではないこともあります。

特長
  • フィールドで強化済みおよびテスト済み
  • LINUX と WINDOWS の各インストーラ
  • コーデック・エンジン・ベースのテストを実施する際に、標準的な EVM 上で XDC のパッケージ化と検証を実施済み
  • エンコーダとデコーダの両方が入手可能
  • すべてのコーデックは eXpressDSP™ 準拠であり、XDM 1.x インターフェイスのいずれかを実装
  • 性能データは、各コーデックのデータシートで規定済み
エンコード
  • 750MHz 動作のシングルコア C66x DSP から 1.25GHz 動作の 8 コア C66x DSP で構成されたマルチコア SoC にいたるまで、TI の DSP はスケーラブルで電力効率の優れたプラットフォームを提供しています。これにより、低解像度からフル HD やウルトラ HD にいたるまであらゆる解像度のエンコード・ソリューションを実現することができます。
  • 以下の表は、TI の DSP を使用してさまざまなエンコード・ソリューションを実現する場合に必要な C66x DSP コアと TMS320C6678 デバイスの推定数を示しています。
  • Base、Main、High の各プロファイルをサポート。
  • このエンコーダは、以下で説明する性能測定を行う目的で使用します。

H.264 / AVC (オーディオ・ビデオ・コーディング) のエンコード

H.264 エンコーダのプロファイル

解像度とフレーム・レート

必要な 1.25GHz 動作の C66x DSP コアの数

必要な 1.25GHz 動作の TMS320C6678 デバイスの数

Base Profile(BP)

480p30

0.5 コア

<1 デバイス

Base (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM589.ZIP (3192 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SPRM656.ZIP (169 KB) - Power Model
シミュレーション・モデル ダウンロード
SPRM743.ZIP (265889 KB) - IBIS-AMI Model

リファレンス・デザイン

リファレンス・デザイン ダウンロード
DSP+ARM SoC を使用し最適化したレーダー・システムのリファレンス・デザイン
TIDEP0060 — For modern radar system developers currently using an FPGA or ASIC to connect to high speed data converters, who need faster time to market with increased performance and significant reduction in cost, power, and size, this reference design includes the first widely available processor integrating a (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
66AK2L06 JESD204B ~ ADC32RF80 接続広帯域レシーバ設計のリファレンス・デザイン
TIDEP0081 — For wideband receiver system developers currently using FPGA or ASIC to connect High Speed data converters to a baseband processor, who need faster time to market with increased performance and significant reduction in cost, power, and size. This reference design includes the first widely available (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
広帯域 ADC および DAC に付属する 66AK2L06 JESD
TIDEP0034 For developers currently using an FPGA or ASIC to connect to high speed data converters who need faster time to market with increased performance and significant reduction in cost, power, and size this reference design includes the first widely available processor integrating a JESD204B interface (...)
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
(CMS) 900 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ