トップ

製品の詳細

パラメータ

Applications General Purpose # of TX/RX 4T4R # of DUCs/TX 2 # of DDCs/RX 2 Data rate (MSPS) 750 Operating temperature range (C) -40 to 85 open-in-new その他の RF サンプリング・トランシーバ

パッケージ|ピン|サイズ

FCBGA (ABJ) 400 289 mm² 17 x 17 FCBGA (ALK) 400 289 mm² 17 x 17 open-in-new その他の RF サンプリング・トランシーバ

特長

  • 4 つの 14 ビット、9GSPS の DAC
    • 最大 800MHz の信号帯域幅
    • チャネルごとに 1 つの DSA により出力電力を調整
  • 4 つの 14 ビット、3GSPS の ADC
    • 最大 800MHz の信号帯域幅
    • NSD: -151dBFS/Hz
    • fIN = 2.6GHz、-3dBFS 時の AC 性能
      • SNR: 55dBFS
      • SFDR: 73dBc (HD2、HD3)
      • SFDR: 91dBc (ワーストのスプリアス)
    • チャネルごとに 2 つの DSA によりダイナミック・レンジが拡大
    • RF およびデジタル電力検出器
  • RF 周波数範囲: 10MHz~6GHz
  • 高速な周波数ホッピング: 1µs 未満
  • 受信デジタル信号パス
    • ADC ごとのデュアル DDC
    • DDC ごとに 3 相のコヒーレントな 32 ビット NCO
    • デシメーション比: 3x~32x
  • 送信デジタル信号パス
    • DAC ごとのデュアル DUC、32 ビット NCO 付き
    • 補間比率: 8x~36x
    • sin(x)/x 訂正および構成可能な遅延
    • パワー・アンプ保護 (PAP)
  • JESD204B インターフェイス
    • 8 つの最大 15Gbps のトランシーバ
    • サブクラス 1 のマルチチップ同期
  • クロック
    • PLL および VCO 内蔵、バイパス・オプション付き
    • 最大 3GHz のクロック出力、クロック分周器付き
  • DAC 消費電力: 9GSPS で 1.7W/ch
  • ADC 消費電力: 3GSPS で 1.8W/ch
  • パッケージ: 17mm×17mm FC BGA、0.8mm ピッチ
open-in-new その他の RF サンプリング・トランシーバ

概要

AFE7444は、14ビット、9GSPSのDACと、14ビット、3GSPSのADCを搭載したクワッド・チャネル、広帯域、RFサンプリングのAFE(アナログ・フロント・エンド)です。このデバイスは最大 6GHz の RF で動作するため、周波数変換段の追加を必要とせず、C バンドの周波数帯域への直接 RF サンプリングが可能です。密度と柔軟性の劇的な向上により、多くのチャネル数を持つマルチミッション・システムが可能になります。

DAC信号パスは、最大800MHzの信号帯域幅を実現する補間およびデジタル・アップコンバージョン・オプションをサポートしています。差動出力パスは、DSA(デジタル・ステップ減衰器)を備えており、出力電力を調整できます。

各 ADC の入力パスは、デュアル DSA および RF/デジタル電力検出器を備えています。柔軟なデシメーション・オプションにより、データ帯域幅が最適化されます。

8レーン(8 TX + 8 RX)のサブクラス1準拠JESD204Bインターフェイスは、最大15Gbpsで動作します。バイパス可能なオンチップのPLLにより、クロック動作が簡素化され、オプションとしてクロック出力も可能です。

open-in-new その他の RF サンプリング・トランシーバ
ダウンロード

More information

See the full data sheet and other design resources for the AFE7444. Request now

For commercial wireless applications, see our wireless infrastructure RF-sampling AFEs.

おすすめの類似製品
open-in-new 製品の比較
比較対象デバイスと類似の機能。
新製品 AFE7900 アクティブ 複数の 12GSPS DAC と複数の 3GSPS ADC 搭載、4 個の送信、6 個の受信、5MHz ~ 7400MHz、RF サンプリング AFE AFE7900 は、チャネル数が多くなり、パフォーマンスと帯域幅、チャネルあたり消費電力が改善されています。
新製品 AFE7950 プレビュー 複数の 12GSPS DAC と複数の 3GSPS ADC 搭載、4 個の送信、6 個の受信、X バンド、RF サンプリング AFE 同じパッケージとサイズ、チャネルあたりの低消費電力、より大きな速度、チャネル数、帯域幅、パフォーマンス

技術資料

star = TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 11
種類 タイトル 英語版のダウンロード 日付
* データシート AFE7444 14ビット、9GSPS の DACと 14ビット、3GSPS の ADC を搭載したクワッド・チャネル、RF サンプリング AFE データシート (Rev. A 翻訳版) 英語版をダウンロード (Rev.A) 2020年 1月 15日
アプリケーション・ノート An Efficient PoL Power Supply Design for High-Speed Data Converters 2020年 9月 29日
アプリケーション・ノート AFE74xx Power Dissipation Comparison Across Modes 2019年 12月 7日
技術記事 So, what's a VNA anyway? 2019年 8月 23日
技術記事 So, what's the deal with frequency response? 2019年 8月 23日
アプリケーション・ノート Temp Profile to Maintain Optimum FIT Performance 2019年 7月 23日
技術記事 So, what are S-parameters anyway? 2019年 5月 23日
技術記事 How to achieve fast frequency hopping 2019年 3月 3日
アプリケーション・ノート AFE74xx as a Single-Chip Wideband Repeater Using Loopback Mode 2019年 1月 29日
アプリケーション・ノート Evaluating the Frequency Hopping Capability of the AFE74xx 2018年 12月 3日
ユーザー・ガイド AFE7444/22 User's Guide 2018年 10月 10日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボード ダウンロード
document-generic ユーザー・ガイド
1999
概要

The AFE7444 evaluation module (EVM) is an RF-sampling transceiver platform that can be configured to support up to four-transmit and four-receive (4T4R) channels simultaneously. The module evaluates the AFE7444 device, which is a quad-channel RF-sampling analog front end (...)

特長
  • Allows evaluation of 4T4R RF-sampling AFE7444 solutions
  • JESD204B data interface to simplify digital interface; compliant up to 15-Gbps lane rates
  • Supports JESD204B subclass 1 for synchronization and compatibility
  • Option for DC-DC-based LDO-less power-management solution
  • Onboard clocking solution (...)

ソフトウェア開発

ファームウェア ダウンロード
JESD204 Rapid Design IP for FPGAs connected to TI high-speed data converters
TI-JESD204-IP JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアの皆様が開発する際に、迅速な経路をたどれるように設計したものです。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション・ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。

JESD204 rapid design IP は、TI の高速データ・コンバータと組み合わせて使用する目的で、ロイヤルティ・フリーの提供を実施しています。 TI は、初期リンクの構成に関して、開発ユーザーの皆様を支援する予定です。特定の FPGA プラットフォームと TI のデータ・コンバータの JMODE の間での使用を想定したカスタマイズに対応します。TI は、この IP のテストを終えて展開する準備ができた段階で、セキュア・ダウンロード・リンクを経由してこの IP を提供します。

JESD204 rapid design IP は、以下の各 FPGA ファミリをサポートします。

  • Xilinx® Virtex™ UltraScale™ と UltraScale+™
  • Xilinx Kintex™ UltraScale と UltraScale+
  • Xilinx Zynq™ UltraScale+ と Zynq UltraScale+ (Auto (...)
特長
  • JEDEC の JESD204a/b/c の各プロトコルとの互換性あり
  • サブクラス 1 の確定的待ち時間とマルチデバイス同期機能をサポート
  • サポート対象のレーン・レート
    • 8b/10b モードで最大 16.375Gbps
    • 64b/66b モードで最大 20Gbps
  • プロトコル関連のすべてのエラーに関する検出機能と報告機能をサポート
  • 内蔵のトランスポート層は、レーンのデータをサンプリング・データに変換 (HD モードではサポートしない)
  • FPGA 内部でロジックとメモリのフットプリントを最適化済みであり、アプリケーション・ロジック向けのリソースを解放 (また、該当する場合は、FPGA の小型化や低コスト化に貢献)
  • ラインのレートに対して非同期であるクロック・レートでデータをエクスポートするなど、斬新な設計機能を搭載

設計ツールとシミュレーション

計算ツール ダウンロード
RF サンプリング周波数プランナー、アナログ・フィルタ、DDC Excel™ カリキュレータ
FREQ-DDC-FILTER-CALC This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of both (...)

特長
  • Frequency planning
  • Analog filtering
  • Decimation filter spur location

リファレンス・デザイン

リファレンス・デザイン ダウンロード
レーダーと電子戦の各アプリケーション向け、マルチチャネル RF トランシーバのリファレンス・デザイン
TIDA-010132 — This reference design, an 8-channel analog front end (AFE), is demonstrated using two AFE7444 4-channel RF transceivers and a LMK04828-LMX2594 based clocking subsystem which can enable designs to scale to 16 or more channels. Each AFE channel consists of a 14-bit, 9-GSPS DAC and a 3-GSPS ADC that is (...)
document-generic 回路
リファレンス・デザイン ダウンロード
レーダー、ワイヤレス、5G テスタ向け、マルチチャネル RF トランシーバ・クロッキングのリファレンス・デザイン
TIDA-010131 — フェーズドアレイ・レーダー、ワイヤレス通信テスタ、電子戦などの高速最終製品向けのアナログ・フロント・エンドは、同期マルチトランシーバ・シグナル・チェーンを必要とします。各トランシーバ・シグナル・チェーンは高速 A/D コンバータ(ADC)と D/A コンバータ(DAC)、クロック・サブシステムを搭載しています。このクロック・サブシステムは高精度遅延調整機能を搭載した低ノイズ・サンプリング・クロックを提供し、最小のチャネル間スキューのほか、信号対ノイズ比(SNR)、スプリアス・フリー・ダイナミック・レンジ(SFDR)、IMD3、実効ビット数(ENOB)などの最適なシステム性能を実現します。このリファレンス・デザインはマルチチャネル JESD204B クロックの生成と AFE7444 EVM によるシステム性能を可能にします。最大 2.6GHz の無線周波数に対応する 6GSPS/3GSPS DAC/ADC クロックにより、10ps を超える優れたチャネル間スキューを実現します。また、AFE7444 のデータシート仕様に匹敵する SNR や SFDR などのシステム性能を提供します。
document-generic 回路

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
FCBGA (ABJ) 400 オプションの表示
FCBGA (ALK) 400 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ