トップ

製品の詳細

パラメータ

Function Clock generator Number of outputs 5 Output frequency (Max) (MHz) 1175 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVPECL Output type LVPECL Operating temperature range (C) -40 to 85 Features Design tool available, Integrated EEPROM, Serial interface Rating Catalog open-in-new その他の クロック・ジェネレータ

パッケージ|ピン|サイズ

VQFN (RGZ) 48 49 mm² 7 x 7 open-in-new その他の クロック・ジェネレータ

特長

  • Superior Performance:
    • Low Noise Clock Generator: 550 fs rms typical (10 kHz to 20 MHz Integration Bandwidth),
      FC = 100 MHz
    • Low Noise Jitter Cleaner: 2.6 ps rms typical (10 kHz to 20 MHz Integration Bandwidth),
      FC = 100 MHz
  • Flexible Frequency Planning:
    • 5 Fully Configurable Outputs: LVPECL, LVDS, LVCMOS and Special High Swing Output Modes
    • Unique Dual-VCO Architecture Supports a Wide Tuning Range: 1.750 GHz to 2.356 GHz
    • Output Frequency Ranges from 4.25 MHz to 1.175 GHz in Synthesizer Mode
    • Output Frequency up to 1.5 GHz in Fan-Out Mode
    • Independent Coarse Skew Control on all Outputs
  • High Flexibility:
    • Integrated EEPROM Determines Device Configuration at Power-up
    • Smart Input Multiplexer Automatically Switches Between One of Three Reference Inputs
  • 7-mm × 7-mm 48-Pin VQFN Package (RGZ)
  • –40°C to +85°C Temperature Range
open-in-new その他の クロック・ジェネレータ

概要

The CDCE62005 is a high performance clock generator and distributor featuring low output jitter, a high degree of configurability via a SPI interface, and programmable start up modes determined by on-chip EEPROM. Specifically tailored for clocking data converters and high-speed digital signals, the CDCE62005 achieves jitter performance well under 1 ps RMS (10 kHz to 20 MHz integration bandwidth).

The CDCE62005 incorporates a synthesizer block with partially integrated loop filter, a clock distribution block including programmable output formats, and an input block featuring an innovative smart multiplexer. The clock distribution block includes five individually programmable outputs that can be configured to provide different combinations of output formats (LVPECL, LVDS, LVCMOS). Each output can also be programmed to a unique output frequency (up to 1.5 GHz) and skew relationship via a programmable delay block (note that frequency range depends on operational mode and output format selected). If all outputs are configured in single-ended mode (for example, LVCMOS), the CDCE62005 supports up to ten outputs. Each output can select one of four clock sources to condition and distribute including any of the three clock inputs or the output of the frequency synthesizer. The input block includes two universal differential inputs which support frequencies in the range of 40 kHz to 500 MHz and an auxiliary input that can be configured to connect to an external crystal via an on chip oscillator block.

The smart input multiplexer has two modes of operation, manual and automatic. In manual mode, the user selects the synthesizer reference via the SPI interface. In automatic mode, the input multiplexer will automatically select between the highest priority input clock available.

open-in-new その他の クロック・ジェネレータ
ダウンロード
おすすめの類似製品
open-in-new 製品の比較
機能は同じだが、ピン配列、またはパラメーターが同等ではない比較製品
CDCM6208 アクティブ 2:8 超低消費電力、低ジッタ・クロック・ジェネレータ CDCM6208 has higher performance compared to CDCE62005

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 20
種類 タイトル 英語版のダウンロード 日付
* データシート CDCE62005 3:5 Clock Generator, Jitter Cleaner with Integrated Dual VCOs データシート 2016年 5月 23日
ユーザー・ガイド TSW6011EVM Quick Start Guide 2016年 8月 17日
技術記事 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
アプリケーション・ノート Clocking Design Guidelines: Unused Pins 2015年 11月 19日
アプリケーション・ノート Effects of Clock Spur on High Speed DAC Performance 2015年 5月 18日
技術記事 Clocking sampled systems to minimize jitter 2014年 7月 31日
技術記事 Timing is Everything: How to optimize clock distribution in PCIe applications 2014年 3月 28日
その他の技術資料 クロック&タイミング・ソリューション (Rev. A 翻訳版) 2013年 12月 11日
アプリケーション・ノート Effects of Clock Noise on High Speed DAC Performance 2012年 11月 8日
アプリケーション・ノート Phase Noise Performance and Loop Bandwidth Optimization of CDCE62005 2011年 8月 11日
その他の技術資料 Clocking the Signal Path: Part 1 [WMV] 2010年 9月 15日
その他の技術資料 Clocking the Signal Path: Part 2 [WMV] 2010年 9月 15日
その他の技術資料 Demystifying DRAM Jitter, Part 1: Basics [WMV] 2010年 9月 15日
その他の技術資料 Demystifying DRAM Jitter, Part 2: DRAM Input Jitter [WMV] 2010年 9月 15日
その他の技術資料 Demystifying DRAM Jitter, Part 3: DRAM Output Jitter [WMV] 2010年 9月 15日
アプリケーション・ノート CDCE62005 Application Report 2008年 11月 21日
アプリケーション・ノート LAN & WAN clock generation and muxing using the CDCE62005 2008年 11月 19日
ユーザー・ガイド CDCE62005 EVM User Guide 2008年 11月 11日
アプリケーション・ノート CDCE62005 Application Report 2008年 9月 5日
アプリケーション・ノート CDCE62005 Application Report 2008年 9月 4日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$199.00
概要
The CDCE62005 is a high performance clock generator and distributor featuring low output jitter, a high degree of configurability via a SPI interface, and programmable start up modes determined by on-chip EEPROM. Specifically tailored for clocking data converters and high-speed digital signals, the (...)
特長
  • Frequency Synthesizer with PLL/VCO and Partially Integrated Loop Filter.
  • Fully Configurable Outputs Including Frequency, Output Format, and Output Skew.
  • Smart Input Multiplexer Automatically Switches Between One of Three Reference Inputs.
  • Multiple Operational Modes Include Clock Generation via Crystal (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The DAC3152EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' dual-channel 10-bit 500 MSPS DAC3152 digital-to-analog converter (DAC) with 10-byte wide DDR LVDS data input, very low power, size and latency. The EVM provides a flexible environment to test (...)

特長
  • Comprehensive test capability for the DAC3152 for IF and RF outputs
  • Direct connection to TSW3100 pattern generator
  • Includes CDCP1803 for clock generation
  • Includes TRF370333 for complete transmitter evaluation
  • Easy setup: software control not required
  • Adapter connector compatible to Xilinx FPGA EVMs with (...)
  • 評価基板 ダウンロード
    document-generic ユーザー・ガイド
    概要

    The DAC3162EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' dual-channel 12-bit 500 MSPS DAC3162 digital-to-analog converter (DAC) with 12-byte wide DDR LVDS data input, very low power, size and latency. The EVM provides a flexible environment to test (...)

    特長
  • Comprehensive test capability for the DAC3162 for IF and RF outputs
  • Direct connection to TSW3100 pattern generator
  • Includes CDCP1803 for clock generation
  • Includes TRF370333 for complete transmitter evaluation
  • Easy setup: software control not required
  • Adapter connector compatible to Xilinx FPGA EVMs with (...)
  • 評価基板 ダウンロード
    document-generic ユーザー・ガイド
    $499.00
    概要

    The DAC3283EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' dual-channel 16-bit 800 MSPS DAC3283 digital-to-analog converter (DAC) with 8-byte wide DDR LVDS data input, integrated 2x/4x interpolation filters and exceptional linearity at high IFs. The EVM (...)

    特長
    • Comprehensive test capability for the DAC3283 for IF and RF outputs
    • Direct connection to TSW1400EVM signal generator
    • Includes CDCE62005 for clock generation or jitter cleaning
    • Includes TRF3704 for complete transmitter evaluation
    • Software support with a full featured GUI for easy testing
    • FMC-DAC-Adapter (...)
    評価基板 ダウンロード
    document-generic ユーザー・ガイド
    概要

    The DAC3482EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' two-channel, ultra-low power, 16-bit, 1.25 GSPS DAC3482 digital-to-analog converter (DAC) with 16-bit or 8-bit wide DDR LVDS data input, integrated 2x/4x/8x/16x interpolation filters, 32-bit NCO (...)

    特長
    • Comprehensive test capability for the DAC3482
    • Direct connection to TSW1400/TSW3100 signal generator
    • Includes CDCE62005 for clock generation or jitter cleaning
    • Software support with a full featured GUI for easy testing and prototyping
    • FMC-DAC-Adapter card compatible to connect with FMC interconnect (...)
    評価基板 ダウンロード
    document-generic ユーザー・ガイド
    概要

    The DAC3484EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' four-channel, ultra-low power, 16-bit, 1.25 GSPS DAC3484 digital-to-analog converter (DAC) with 16-bit or 8-bit wide DDR LVDS data input, integrated 2x/4x/8x/16x interpolation filters, 32-bit (...)

    特長
  • Comprehensive test capability for the DAC3484
  • Direct connection to TSW1400/TSW3100 signal generator
  • Includes CDCE62005 for clock generation or jitter cleaning
  • Software support with a full featured GUI for easy testing and prototyping
  • FMC-DAC-Adapter card compatible to connect with FMC interconnect (...)
  • 評価基板 ダウンロード
    document-generic ユーザー・ガイド
    概要

    The DAC34H84EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' four-channel, ultra-low power, 16-bit, 1.25 GSPS DAC34H84 digital-to-analog converter (DAC) with 32-bit wide DDR LVDS data input, integrated 2x/4x/8x/16x interpolation filters, 32-bit NCO and (...)

    特長
  • Comprehensive test capability for the DAC34H84
  • Direct connection to TSW1400/TSW3100 signal generator
  • Includes CDCE62005 for clock generation or jitter cleaning
  • Software support with a full featured GUI for easy testing and prototyping
  • FMC-DAC-Adapter card compatible to connect with FMC interconnect (...)
  • 評価基板 ダウンロード
    document-generic ユーザー・ガイド
    概要

    The DAC34SH84EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' four-channel, ultra-low power, 16-bit, 1.5 GSPS DAC34SH84 digital-to-analog converter (DAC) with 32-bit wide DDR LVDS data input, integrated 2x/4x/8x/16x interpolation filters, 32-bit NCO and (...)

    特長
  • Comprehensive test capability for the DAC34SH84
  • Direct connection to TSW1400/TSW3100 signal generator
  • Includes CDCE62005 for clock generation or jitter cleaning
  • Software support with a full featured GUI for easy testing and prototyping
  • FMC-DAC-Adapter card compatible to connect with FMC interconnect (...)
  • 評価モジュール(EVM)用 GUI ダウンロード
    SLAC557.ZIP (855 KB)

    ソフトウェア開発

    サポート・ソフトウェア ダウンロード
    SCAC105E.ZIP (2245 KB)
    サポート・ソフトウェア ダウンロード
    SCAC105F.ZIP (2471 KB)

    設計ツールとシミュレーション

    シミュレーション・モデル ダウンロード
    SCAM051A.ZIP (80 KB) - IBIS Model

    リファレンス・デザイン

    リファレンス・デザイン ダウンロード
    効率的な OPUS コーデック・ソリューションを実施する TMS320C6657 を使用したリファレンス・デザイン
    TIDEP0036 The TIDEP0036 reference design provides an example of the ease of running TI optimized Opus encoder/decoder on the TMS320C6657 device. Since Opus supports a a wide range of bit rates, frame sizes and sampling rates, all with low delay, it has applicability for voice communications, networked audio (...)
    document-generic 回路 document-generic ユーザー・ガイド
    リファレンス・デザイン ダウンロード
    ダイレクト・ダウン・コンバージョン・システム、I/Q 接続付き
    TIDA-00078 The I/Q Correction block implemented in the Field Programmable Gate Array (FPGA) of the TSW6011EVM helps users to adopt a direct down conversion receiver architecture in a wireless system. The I/Q correction block consists of a single-tap blind algorithm, which corrects the frequency-independent I/Q (...)
    document-generic 回路 document-generic ユーザー・ガイド

    CAD/CAE シンボル

    パッケージ ピン数 ダウンロード
    VQFN (RGZ) 48 オプションの表示

    購入と品質

    サポートとトレーニング

    TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

    TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

    トレーニング・シリーズ

    TI のトレーニングとビデオをすべて表示

    ビデオ

    関連ビデオ