デュアル・ループ DLL アーキテクチャ
超低ノイズ (10kHz～20MHz)
- RMS ジッタ (1966.08MHz)：48fs
- RMS ジッタ (983.04MHz)：50fs
- RMS ジッタ (122.88MHz)：61fs
ノイズ・フロア (122.88MHz)：-165dBc/Hz
JESD204B をサポート
- シングル・ショット、パルス、連続の SYSREF
4 つの周波数グループの 16 の差動出力クロック
- 700mVpp～1600mVpp のプログラム可能な出力スイング
- 各出力ペアを SYSREF クロック出力に構成可能
- 16 ビットのチャネル分周器
- 最低 SYSREF 周波数 25kHz
- 最高出力周波数：2GHz
- 高精度デジタル遅延、動的に調整可能
  - クロック分配パス周波数 × 1/2 のデジタル遅延 (DDLY) (最高 2GHz)
- 60ps ステップのアナログ遅延
- 50% デューティ・サイクルの出力分周、1～65535
  (偶数または奇数)
2 つのリファレンス入力
- 入力喪失時のホールドオーバー・モード
- 自動および手動スイッチオーバー・モード
- 信号喪失 (LOS) 検出
消費電力 0.88W (標準値、10 出力がアクティブな場合)
通常、1.8V (出力、入力) および 3.3V (デジタル、PLL1、PLL2_OSC、PLL2 コア) 電源で動作
プログラム可能なループ・フィルタを完全統合
PLL2
- 最大レート 250MHz の PLL2 位相検出器
- OSCin 周波数ダブラー
- 低ノイズ VCO を内蔵
内部電力調整：VDDO で -80dBc より優れた PSRR により 122.88MHz の差動出力を実現
3 線式または 4 線式 SPI インターフェイス (4 線式がデフォルト)
産業用周囲温度：-40ºC～+85ºC
105ºC の PCB 温度をサポート (サーマル・パッドで測定)
LMK04610：8mm × 8mm の VQFN-56 パッケージ (0.5mm ピッチ)

All trademarks are the property of their respective owners.

open-in-new

その他のクロック・ジッタ・クリーナとシンクロナイザ

概要

LMK0461xデバイス・ファミリは、業界最高水準の性能と最低水準の消費電力を誇るJESD204B対応ジッタ・クリーナです。

open-in-new

その他のクロック・ジッタ・クリーナとシンクロナイザ

ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。

すべて表示 4

	種類	タイトル	英語版のダウンロード	日付
*	データシート	LMK04610 超低ノイズおよび低消費電力 JESD204B 準拠クロック・ジッタ・クリーナ、デュアル・ループ PLL 内蔵データシート (Rev. B 翻訳版)	英語版をダウンロード (Rev.B)	2019年 11月 11日
	アプリケーション・ノート	LMK0461x Phase Noise Performance With DC-DC Converters (Rev. B)		2017年 7月 20日
	アプリケーション・ノート	SDPLL for LMK046xx Family		2017年 5月 15日
	ユーザー・ガイド	LMK04610 Evaluation Board User's Guide (Rev. A)		2017年 2月 1日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボードダウンロード

LMK04610 デュアル PLL 付き超低ノイズ / 低電力 JESD204B 準拠クロック・ジッタ・クリーナの EVM

LMK04610EVM

document-generic

ユーザー・ガイド

399

概要

The LMK04610EVM features LMK04610 ultra Low-noise and low power JESD204B compliant Dual Loop Jitter Cleaner. With a power consumption of only 900 mW with all outputs running, LMK04610 supports sub-74 fs jitter (12 kHz to 20 MHz) using a low noise VCXO module. Integrated LDOs provide high PSRR that (...)

特長

Dual Loop Architecture with typical 60 fs rms from 10 kHz to 20 MHz at 122.88 MHz output frequency
Integrated Loopfilter support easy prototyping
0.9 W typical power consumption for 10 outputs at 122.88 MHz
Jumper configurable supplies with on-board LDOs and DCDC converters
GUI platform for full access (...)

詳細を表示

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワークダウンロード

テキサス・インスツルメンツのクロックおよびシンセサイザ（TICS）プロ・ソフトウェア

TICSPRO-SW — The TICS Pro software is used to program the evaluation modules (EVMs) for device numbers with these prefixes: CDC, LMK and LMX. These devices include PLLs and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

ダウンロード

特長

Program EVMs through the USB2ANY Interface Adaptor or onboard USB interface.
Export programming configurations for use in end application.

詳細を表示

設計ツールとシミュレーション

シミュレーション・モデルダウンロード

LMK0461X IBIS Model

SNAM204.ZIP (126 KB) - IBIS Model

ダウンロード

詳細を表示

シミュレーション・ツールダウンロード

PSpice® for TI design and simulation tool

PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。

設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。

PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。

開発の開始