トップ

製品の詳細

パラメータ

Function Single-loop PLL Number of outputs 16 Number of Inputs 4 RMS jitter 0.065 Output frequency (Min) (MHz) 0.03 Output frequency (Max) (MHz) 2000 Input type LVCMOS, LVDS, LVPECL Output type LVDS, LVPECL Supply voltage (Min) (V) 1.7 Supply voltage (Max) (V) 3.465 Features JESD204B Operating temperature range (C) -40 to 85 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

パッケージ|ピン|サイズ

NFBGA (ZCR) 144 100 mm² 10 x 10 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

特長

  • デュアル・ループ DLL アーキテクチャ
  • 超低ノイズ (10kHz~20MHz)
    • RMS ジッタ (1966.08MHz):48fs
    • RMS ジッタ (983.04MHz):50fs
    • RMS ジッタ (122.88MHz):61fs
  • ノイズ・フロア (122.88MHz):-165dBc/Hz
  • JESD204B をサポート
    • シングル・ショット、パルス、連続の SYSREF
  • 8 つの周波数グループの 16 の差動出力クロック
    • 700mVpp~1600mVpp のプログラム可能な出力スイング
    • 各出力ペアを SYSREF クロック出力に構成可能
    • 16 ビットのチャネル分周器
    • 最低 SYSREF 周波数 25kHz
    • 最高出力周波数:2GHz
    • 高精度デジタル遅延、動的に調整可能
      • クロック分配パス周波数 × 1/2 のデジタル遅延 (DDLY) (最高 2GHz)
    • 60ps ステップのアナログ遅延
    • 50% デューティ・サイクルの出力分周、1~65535
      (偶数または奇数)
  • 4 つのリファレンス入力
    • 入力喪失時のホールドオーバー・モード
    • 自動および手動スイッチオーバー・モード
    • 信号喪失 (LOS) 検出
  • 消費電力 1.05W (標準値、16 出力がアクティブな場合)
  • 通常、1.8V (出力、入力) および 3.3V (デジタル、PLL1、PLL2_OSC、PLL2 コア) 電源で動作
  • プログラム可能なループ・フィルタを完全統合
  • PLL2
    • 最大レート 250MHz の PLL2 位相検出器
    • OSCin 周波数ダブラー
    • 低ノイズ VCO を内蔵
  • 内部電力調整:VDDO で -80dBc より優れた PSRR により 122.88MHz の差動出力を実現
  • 3 線式または 4 線式 SPI インターフェイス (4 線式がデフォルト)
  • 産業用周囲温度:-40ºC~+85ºC
  • 105ºC の PCB 温度をサポート (サーマル・パッドで測定)
  • LMK04616:10mm × 10mm の NFBGA-144 パッケージ (0.8mm ピッチ)

All trademarks are the property of their respective owners.

open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

概要

LMK0461xデバイス・ファミリは、業界最高水準の性能と最低水準の消費電力を誇るJESD204B対応ジッタ・クリーナです。16のクロック出力を構成して、8つのJESD204Bコンバータ、あるいはデバイスおよびSYSREFクロックを使用したその他のロジック・デバイスを駆動できます。17個目の出力を構成して、PLL2からの信号や外付けVCXOのコピーを提供できます。

このデバイスは、完全統合されたPLL1およびPLL2ループ・フィルタ、多数の内蔵LDO、デジタルおよびアナログ遅延、3.3V、2.5V、1.8Vで出力をサポートする柔軟性、複数のSYSREFドメインを同時に生成するオプションといった特長を備え、使いやすいものとなっています。

JESD204Bアプリケーションに限らず、従来のクロッキング・システム向けに17の出力をそれぞれ個別に構成できます。

open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 5
種類 タイトル 英語版のダウンロード 日付
* データシート LMK04616 超低ノイズおよび低消費電力 JESD204B 準拠クロック・ジッタ・クリーナ、デュアル・ループ PLL 内蔵 データシート (Rev. B 翻訳版) 英語版をダウンロード (Rev.B) 2019年 11月 11日
技術記事 Solving synchronization challenges in Industrial Ethernet 2019年 7月 19日
アプリケーション・ノート LMK0461x Phase Noise Performance With DC-DC Converters 2017年 7月 20日
アプリケーション・ノート SDPLL for LMK046xx Family 2017年 5月 15日
ユーザー・ガイド LMK04616 Evaluation Board 2017年 3月 28日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$499.00
概要
The LMK04616EVM features LMK04616 ultra Low-noise and low power JESD204B compliant Dual Loop Jitter Cleaner. With a power consumption of only 1200 mW with 16 outputs running, LMK04616 supports 65 fs jitter (12 kHz to 20 MHz) using a low noise VCXO module. Integrated LDOs provide high PSRR that (...)
特長
  • Dual Loop Architecture with typical 60 fs rms from 10 kHz to 20 MHz at 122.88 MHz output frequency
  • Integrated Loopfilter support easy prototyping
  • 1.2 W typical power consumption for 16 outputs at 122.88 MHz
  • Jumper configurable supplies with on-board LDOs and DCDC converters
  • GUI platform for full access (...)

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワーク ダウンロード
テキサス・インスツルメンツのクロックおよびシンセサイザ(TICS)プロ・ソフトウェア
TICSPRO-SW The TICS Pro software is used to program the evaluation modules (EVMs) for device numbers with these prefixes: CDC, LMK and LMX. These devices include PLLs and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.
特長
  • Program EVMs through the USB2ANY Interface Adaptor or onboard USB interface.
  • Export programming configurations for use in end application.

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNAM204.ZIP (126 KB) - IBIS Model

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
NFBGA (ZCR) 144 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

システム性能の最適化と設計時間 超低クロック・ジェネレータ LMK03328

今日はTIの最新クロック・ジェネレータLMK03328の性能および機能に関するデモをお見せします。

投稿日: 13-Jan-2016
時間: 07:12

詳細はこちら

関連ビデオ