TMS320C6412

FCBGA (GNZ)

548

729 mm² 27 x 27

FCBGA (ZDK)

548

529 mm² 23 x 23

FCBGA (ZNZ)

548

729 mm² 27 x 27

FCCSP (GDK)

548

529 mm² 23 x 23

High-Performance Digital Media Processor (TMS320C6412)
- 2-, 1.67-, 1.39-ns Instruction Cycle Time
- 500-, 600-, 720-MHz Clock Rate
- Eight 32-Bit Instructions/Cycle
- 4000, 4800, 5760 MIPS
- Fully Software-Compatible With C64x™
VelociTI.2™ Extensions to VelociTI™ Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x™ DSP Core
- Eight Highly Independent Functional Units With VelociTI.2™ Extensions:
  - Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
  - Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
- Load-Store Architecture With Non-Aligned Support
- 64 32-Bit General-Purpose Registers
- Instruction Packing Reduces Code Size
- All Instructions Conditional
Instruction Set Features
- Byte-Addressable (8-/16-/32-/64-Bit Data)
- 8-Bit Overflow Protection
- Bit-Field Extract, Set, Clear
- Normalization, Saturation, Bit-Counting
- VelociTI.2™ Increased Orthogonality
L1/L2 Memory Architecture
- 128K-Bit (16K-Byte) L1P Program Cache (Direct Mapped)
- 128K-Bit (16K-Byte) L1D Data Cache (2-Way Set-Associative)
- 2M-Bit (256K-Byte) L2 Unified Mapped RAM/Cache (Flexible RAM/Cache Allocation)
Endianess: Little Endian, Big Endian
64-Bit External Memory Interface (EMIF)
- Glueless Interface to Asynchronous Memories (SRAM and EPROM) and Synchronous Memories (SDRAM, SBSRAM, ZBT SRAM, and FIFO)
- 1024M-Byte Total Addressable External Memory Space
Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
10/100 Mb/s Ethernet MAC (EMAC)
- IEEE 802.3 Compliant
- Media Independent Interface (MII)
- 8 Independent Transmit (TX) and 1 Receive (RX) Channel
Management Data Input/Output (MDIO)
Host-Port Interface (HPI) [32-/16-Bit]
32-Bit/66-MHz, 3.3-V Peripheral Component Interconnect (PCI) Master/Slave Interface Conforms to PCI Specification 2.2
Inter-Integrated Circuit (I²C) Bus
Two Multichannel Buffered Serial Ports
Three 32-Bit General-Purpose Timers
Sixteen General-Purpose I/O (GPIO) Pins
Flexible PLL Clock Generator
IEEE-1149.1 (JTAG†) Boundary-Scan-Compatible
548-Pin Ball Grid Array (BGA) Package (GDK and ZDK Suffixes), 0.8-mm Ball Pitch
548-Pin Ball Grid Array (BGA) Package (GNZ and ZNZ Suffixes), 1.0-mm Ball Pitch
0.13-µm/6-Level Cu Metal Process (CMOS)
3.3-V I/Os, 1.2-V Internal (-500)
3.3-V I/Os, 1.4-V Internal (A-500, -600, -720)

C64x, VelociTI.2, VelociTI, and TMS320C64x are trademarks of Texas Instruments.
All trademarks are the property of their respective owners.
†IEEE Standard 1149.1-1990 Standard-Test-Access Port and Boundary Scan Architecture.
TMS320C6000, and C6000 are trademarks of Texas Instruments.
Windows is a registered trademark of the Microsoft Corporation.

High-Performance Digital Media Processor (TMS320C6412)
- 2-, 1.67-, 1.39-ns Instruction Cycle Time
- 500-, 600-, 720-MHz Clock Rate
- Eight 32-Bit Instructions/Cycle
- 4000, 4800, 5760 MIPS
- Fully Software-Compatible With C64x™
VelociTI.2™ Extensions to VelociTI™ Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x™ DSP Core
- Eight Highly Independent Functional Units With VelociTI.2™ Extensions:
  - Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
  - Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
- Load-Store Architecture With Non-Aligned Support
- 64 32-Bit General-Purpose Registers
- Instruction Packing Reduces Code Size
- All Instructions Conditional
Instruction Set Features
- Byte-Addressable (8-/16-/32-/64-Bit Data)
- 8-Bit Overflow Protection
- Bit-Field Extract, Set, Clear
- Normalization, Saturation, Bit-Counting
- VelociTI.2™ Increased Orthogonality
L1/L2 Memory Architecture
- 128K-Bit (16K-Byte) L1P Program Cache (Direct Mapped)
- 128K-Bit (16K-Byte) L1D Data Cache (2-Way Set-Associative)
- 2M-Bit (256K-Byte) L2 Unified Mapped RAM/Cache (Flexible RAM/Cache Allocation)
Endianess: Little Endian, Big Endian
64-Bit External Memory Interface (EMIF)
- Glueless Interface to Asynchronous Memories (SRAM and EPROM) and Synchronous Memories (SDRAM, SBSRAM, ZBT SRAM, and FIFO)
- 1024M-Byte Total Addressable External Memory Space
Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
10/100 Mb/s Ethernet MAC (EMAC)
- IEEE 802.3 Compliant
- Media Independent Interface (MII)
- 8 Independent Transmit (TX) and 1 Receive (RX) Channel
Management Data Input/Output (MDIO)
Host-Port Interface (HPI) [32-/16-Bit]
32-Bit/66-MHz, 3.3-V Peripheral Component Interconnect (PCI) Master/Slave Interface Conforms to PCI Specification 2.2
Inter-Integrated Circuit (I²C) Bus
Two Multichannel Buffered Serial Ports
Three 32-Bit General-Purpose Timers
Sixteen General-Purpose I/O (GPIO) Pins
Flexible PLL Clock Generator
IEEE-1149.1 (JTAG†) Boundary-Scan-Compatible
548-Pin Ball Grid Array (BGA) Package (GDK and ZDK Suffixes), 0.8-mm Ball Pitch
548-Pin Ball Grid Array (BGA) Package (GNZ and ZNZ Suffixes), 1.0-mm Ball Pitch
0.13-µm/6-Level Cu Metal Process (CMOS)
3.3-V I/Os, 1.2-V Internal (-500)
3.3-V I/Os, 1.4-V Internal (A-500, -600, -720)

The TMS320C64x™DSPs (including the TMS320C6412 device) are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. The TMS320C6412 (C6412) device is based on the second-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture (VelociTI.2™) developed by Texas Instruments (TI), making these DSPs an excellent choice for digital media applications. The C64x™ is a code-compatible member of the C6000™ DSP platform.

With performance of up to 5760 million instructions per second (MIPS) at a clock rate of 720 MHz, the C6412 device offers cost-effective solutions to high-performance DSP programming challenges. The C6412 DSP possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x™ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units-two multipliers for a 32-bit result and six arithmetic logic units (ALUs)-with VelociTI.2™ extensions. The VelociTI.2™ extensions in the eight functional units include new instructions to accelerate the performance in applications and extend the parallelism of the VelociTI™ architecture. The C6412 can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2400 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 4800 MMACS. The C6412 DSP also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000™ DSP platform devices.

The C6412 uses a two-level cache-based architecture and has a powerful and diverse set of peripherals. The Level 1 program cache (L1P) is a 128-Kbit direct mapped cache and the Level 1 data cache (L1D) is a- 128-Kbit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of an 2-Mbit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two. The peripheral set includes: a 10/100 Mb/s Ethernet MAC (EMAC); a management data input/output (MDIO) module; an inter-integrated circuit (I2C) Bus module; two multichannel buffered serial ports (McBSPs); three 32-bit general-purpose timers; a user-configurable 16-bit or 32-bit host-port interface (HPI16/HPI32); a peripheral component interconnect (PCI); a 16-pin general-purpose input/output port (GP0) with programmable interrupt/event generation modes; and a 64-bit glueless external memory interface (EMIFA), which is capable of interfacing to synchronous and asynchronous memories and peripherals.

The ethernet media access controller (EMAC) provides an efficient interface between the C6412 DSP core processor and the network. The C6412 EMAC support both 10Base-T and 100Base-TX, or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex, with hardware flow control and quality of service (QOS) support. The C6412 EMAC makes use of a custom interface to the DSP core that allows efficient data transmission and reception. For more details on the EMAC, see the TMS320C6000 DSP Ethernet Media Access Controller (EMAC) / Management Data Input/Output (MDIO) Module Reference Guide (literature number SPRU628).

The management data input/output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system. Once a PHY candidate has been selected by the DSP, the MDIO module transparently monitors its link state by reading the PHY status register. Link change events are stored in the MDIO module and can optionally interrupt the DSP, allowing the DSP to poll the link status of the device without continuously performing costly MDIO accesses. For more details on the MDIO port, see the TMS320C6000 DSP Ethernet Media Access Controller (EMAC) / Management Data Input/Output (MDIO) Module Reference Guide (literature number SPRU628).

The I2C0 port on the TMS320C6412 allows the DSP to easily control peripheral devices and communicate with a host processor. In addition, the standard multichannel buffered serial port (McBSP) may be used to communicate with serial peripheral interface (SPI) mode peripheral devices.

The C6412 has a complete set of development tools which includes: a new C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code

ダウンロード

No design support from TI available

This product does not have ongoing design support from TI for new projects, such as new content or software updates. If available, you will find relevant collateral, software and tools in the product folder. You can also search for archived information in the TI E2E^TM support forums.

技術資料

star

= TI が選択したこの製品の主要ドキュメント

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。

72 資料すべて表示

	種類	タイトル	英語版のダウンロード	日付
*	データシート	TMS320C6412 Fixed-Point Digital Signal Processor データシート (Rev. J)		2010年 10月 12日
*	エラッタ	TMS320C6412 DSP Silicon Errata (Silicon Revisions 2.0, 1.2, 1.1, 1.0) (Rev. J)		2010年 2月 4日
	アプリケーション・ノート	How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A)		2021年 5月 19日
	技術記事	Bringing the next evolution of machine learning to the edge		2018年 11月 27日
	技術記事	How quality assurance on the Processor SDK can improve software scalability		2018年 8月 22日
	技術記事	Clove: Low-Power video solutions based on Sitara™ AM57x processors		2016年 7月 21日
	技術記事	TI's new DSP Benchmark Site		2016年 2月 8日
	ユーザー・ガイド	Emulation and Trace Headers Technical Reference Manual (Rev. I)		2012年 8月 9日
	アプリケーション・ノート	Power Consumption Guide for the C66x		2011年 10月 6日
	ユーザー・ガイド	TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (Rev. J)		2010年 7月 30日
	ユーザー・ガイド	TMS320C6000 DSP Peripherals Overview Reference Guide (Rev. Q)		2009年 7月 2日
	その他の技術資料	TMS320C6000 高性能 DSP シリーズプロダクト・ブリテン (Rev. B 翻訳版)		2008年 11月 17日
	アプリケーション・ノート	TMS320DM64xx、TMS320DM64x、および TMS320C6000 デバイスにおける熱考察	英語版をダウンロード	2008年 5月 5日
	アプリケーション・ノート	TMS320C6000 EMIF-to-External SDRAM Interface (Rev. E)		2007年 9月 4日
	ユーザー・ガイド	TMS320C6000 DSP External Memory Interface (EMIF) Reference Guide (Rev. E)		2007年 4月 11日
	その他の技術資料	TMS320C6000 DSP TCP/IP Stack Software (Rev. C)		2007年 4月 4日
	ユーザー・ガイド	TMS320C6000 DSP Inter-Integrated Circuit (I2C) Module Reference Guide (Rev. D)		2007年 3月 26日
	ユーザー・ガイド	TMS320C6000 DSP Peripheral Component Interconnect (PCI) Reference Guide (Rev. C)		2007年 1月 25日
	ユーザー・ガイド	TMS320C6000 DSP Multichannel Buffered Serial Port ( McBSP) Reference Guide (Rev. G)		2006年 12月 14日
	ユーザー・ガイド	TMS320C6000 DSP Enhanced Direct Memory Access (EDMA) Controller Reference Guide (Rev. C)		2006年 11月 15日
	ユーザー・ガイド	TMS320C6000 DSP PCI リファレンス・ガイド (Rev. B 翻訳版)	最新の英語版をダウンロード (Rev.C)	2006年 11月 6日
	ユーザー・ガイド	TMS320C64x DSP 2 レベル内部メモリリファレンス・ガイド (Rev. B 翻訳版)	最新の英語版をダウンロード (Rev.C)	2006年 11月 6日
	ユーザー・ガイド	TMS320C6000 DSP HPI リファレンス･ガイド (Rev. B 翻訳版)	最新の英語版をダウンロード (Rev.C)	2006年 11月 6日
	アプリケーション・ノート	C64x コアでの C言語による 64 ビット計算の実装方法		2006年 11月 6日
	アプリケーション・ノート	IBISモデルを使用したタイミング解析 (Rev. A 翻訳版)	英語版をダウンロード (Rev.A)	2006年 11月 6日
	ユーザー・ガイド	TMS320C6000 DSP エンハンスト・ダイレクト・メモリ・アクセス (EDMA) コントローラ (Rev. B 翻訳版)	最新の英語版をダウンロード (Rev.C)	2006年 11月 6日
	ユーザー・ガイド	TMS320C64x DSP Two Level Internal Memory Reference Guide (Rev. C)		2006年 2月 28日
	ユーザー・ガイド	TMS320C6000 DSP Host-Post Interface (HPI) Reference Guide (Rev. C)		2006年 1月 1日
	アプリケーション・ノート	TMS320C6412 Hardware Designer's Resource Guide (Rev. A)		2005年 10月 21日
	アプリケーション・ノート	TMS320C64x to TMS320C64x+ CPU Migration Guide (Rev. A)		2005年 10月 20日
	ユーザー・ガイド	TMS320C6000 DSP Power-Down Logic and Modes Reference Guide (Rev. C)		2005年 3月 1日
	アプリケーション・ノート	TMS320C6412 Power Consumption Summary (Rev. E)		2005年 1月 27日
	ユーザー・ガイド	TMS320C6000 DSP 32-bit Timer Reference Guide (Rev. B)		2005年 1月 25日
	アプリケーション・ノート	Use and Handling of Semiconductor Packages With ENIG Pad Finishes		2004年 8月 31日
	ユーザー・ガイド	TMS320C6000 Chip Support Library API Reference Guide (Rev. J)		2004年 8月 13日
	アプリケーション・ノート	TMS320C6000 Tools: Vector Table and Boot ROM Creation (Rev. D)		2004年 4月 26日
	アプリケーション・ノート	TMS320C6000 Board Design: Considerations for Debug (Rev. C)		2004年 4月 21日
	ユーザー・ガイド	TMS320C6000 DSP EMAC/MDIO Module Reference Guide (Rev. A)		2004年 3月 26日
	ユーザー・ガイド	TMS320C6000 DSP General-Purpose Input/Output (GPIO) Reference Guide (Rev. A)		2004年 3月 25日
	アプリケーション・ノート	TMS320C6000 McBSP Initialization (Rev. C)		2004年 3月 8日
	アプリケーション・ノート	TMS320C6000 EDMA IO Scheduling and Performance		2004年 3月 5日
	アプリケーション・ノート	TMS320C64x EDMA Performance Data		2004年 3月 5日
	アプリケーション・ノート	TMS320C64x EDMA Architecture		2004年 3月 3日
	アプリケーション・ノート	TMS320C64x DSP Peripheral Component Interconnect (PCI) Performance		2003年 10月 31日
	アプリケーション・ノート	TMS320C64x DSP Host Port Interface (HPI) Performance		2003年 10月 24日
	ユーザー・ガイド	TMS320C6000 DSP Designing for JTAG Emulation Reference Guide		2003年 7月 31日
	ユーザー・ガイド	TMS320C6000 DSP Cache User's Guide (Rev. A)		2003年 5月 5日
	アプリケーション・ノート	TMS320C6000 McBSP Interface to an ST-BUS Device (Rev. B)		2002年 6月 4日
	アプリケーション・ノート	TMS320C6000 HPI to PCI Interfacing Using the PLX PCI9050 (Rev. C)		2002年 4月 17日
	アプリケーション・ノート	TMS320C6000 Board Design for JTAG (Rev. C)		2002年 4月 2日
	アプリケーション・ノート	TMS320C6000 EMIF to External Flash Memory (Rev. A)		2002年 2月 13日
	アプリケーション・ノート	Cache Usage in High-Performance DSP Applications with the TMS320C64x		2001年 12月 13日
	アプリケーション・ノート	Using a TMS320C6000 McBSP for Data Packing (Rev. A)		2001年 10月 31日
	アプリケーション・ノート	TMS320C6000 Enhanced DMA: Example Applications (Rev. A)		2001年 10月 24日
	アプリケーション・ノート	Interfacing theTMS320C6000 EMIFto a PCI Bus Using the AMCC S5933 PCI Controller (Rev. A)		2001年 9月 30日
	アプリケーション・ノート	TMS320C6000 Host Port to MC68360 Interface (Rev. A)		2001年 9月 30日
	アプリケーション・ノート	TMS320C6000 EMIF to External Asynchronous SRAM Interface (Rev. A)		2001年 8月 31日
	アプリケーション・ノート	TMS320C6000 Host Port to the i80960 Microprocessors Interface (Rev. A)		2001年 8月 31日
	アプリケーション・ノート	Using the TMS320C6000 McBSP as a High Speed Communication Port (Rev. A)		2001年 8月 31日
	アプリケーション・ノート	TMS320C6000 System Clock Circuit Example (Rev. A)		2001年 8月 15日
	アプリケーション・ノート	TMS320C6000 McBSP to Voice Band Audio Processor (VBAP) Interface (Rev. A)		2001年 7月 23日
	アプリケーション・ノート	TMS320C6000 McBSP: AC'97 Codec Interface (TLV320AIC27) (Rev. A)		2001年 7月 10日
	アプリケーション・ノート	TMS320C6000 McBSP: Interface to SPI ROM (Rev. C)		2001年 6月 30日
	アプリケーション・ノート	TMS320C6000 Host Port to MPC860 Interface (Rev. A)		2001年 6月 21日
	アプリケーション・ノート	TMS320C6000 McBSP: IOM-2 Interface (Rev. A)		2001年 5月 21日
	ユーザー・ガイド	TMS320C64x Technical Overview (Rev. B)		2001年 1月 30日
	アプリケーション・ノート	Circular Buffering on TMS320C6000 (Rev. A)		2000年 9月 12日
	アプリケーション・ノート	TMS320C6000 McBSP as a TDM Highway (Rev. A)		2000年 9月 11日
	アプリケーション・ノート	TMS320C6000 u-Law and a-Law Companding with Software or the McBSP		2000年 2月 2日
	アプリケーション・ノート	General Guide to Implement Logarithmic and Exponential Operations on Fixed-Point		2000年 1月 31日
	アプリケーション・ノート	TMS320C6000 C Compiler: C Implementation of Intrinsics		1999年 12月 7日
	アプリケーション・ノート	TMS320C6000 McBSP: I2S Interface		1999年 9月 8日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

TMDSDSK6416 — TMS320C6416 DSP スタータ・キット（DSK）

document-pdfAcrobat

ユーザー・ガイド

在庫あり

制限: 1

デバッグ・プローブ

TMDSEMU560V2STM-U — Blackhawk XDS560v2 システム・トレース USB エミュレータ

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

在庫あり

制限: 1

デバッグ・プローブ

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

The (...)

在庫あり

制限: 1

ドライバまたはライブラリ

SPRC090 — TMS320C6000 チップ・サポート・ライブラリ

チップ・サポート・ライブラリ (CSL) は、使いやすさ、各種 C6000 デバイス間の互換性確保、ハードウェアの抽象化を重視し、DSP のオンチップ・ペリフェラルの構成と制御を目的とする API (アプリケーション・プログラミング・インターフェイス) (...)

ドライバまたはライブラリ

SPRC122 — TMS320C62x/TMS320C64x FastRTS ライブラリ

C62x/64x FastRTS ライブラリは、最適化済みの浮動小数点関数ライブラリであり、TMS320C62x または TMS320C64x どちらかのデバイスを使用する C プログラマ向けです。これらのルーチンは通常、最適な実行速度を重視する演算集中型のリアルタイム・アプリケーションで使用します。現行の浮動小数点ライブラリ (RTS) の関数を FastRTS ライブラリで置き換えると、既存のコードを書き換えずに実行速度を大幅に高速化することができます。

また、このリリースは、FastRTS ライブラリで使用できる一部の関数に対応する C の実装も収録しています。これらの C (...)

ドライバまたはライブラリ

SPRC264 — C64x+IMGLIB

C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)

ドライバまたはライブラリ

SPRC265 — C64x+DSPLIB

TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)

ドライバまたはライブラリ

TELECOMLIB — テレコムおよびメディア向けライブラリ - FAXLIB、VoLIB および AEC/AER、TMS320C64x+ および TMS320C55x プロセッサ用

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)

ソフトウェア・コーデック

ADT-3P-DSPVOIPCODECS — Adaptive Digital Technologies 社の DSP VOIP、スピーチ / オーディオ・コーデック

Adaptive Digital is a developer of voice quality enhancement algorithms, and best-in-class acoustic echo cancellation software that work with TI DSPs. Adaptive Digital has extensive experience in the algorithm development, implementation, optimization and configuration tuning. They provide (...)

Adaptive Digital Technologies, Inc. からの提供

サードパーティ・サイトを表示

ソフトウェア・コーデック

COUTH-3P-DSPVOIPCODECS — CouthIT DSP VoIP、スピーチ、オーディオ・コーデック

Since 1999, CouthIT has been helping customers transform their ideas into real-time robust software solutions. They license specialized, pre-built, highly optimized software modules in the areas of VoIP and speech and audio codecs, and provide software optimization and customization services for (...)

Couth Infotech Pvt. Ltd. からの提供

サードパーティ・サイトを表示

ソフトウェア・コーデック

VOCAL-3P-DSPVOIPCODECS — Vocal Technologies の DSP VoIP コーデック

25 年を超えるアセンブリおよび C コード開発の実績がある Vocal のモジュール式ソフトウェア・スイートは、さまざまな TI DSP で利用できます。対象とする製品には、ATA、VoIP サーバーおよびゲートウェイ、HPNA ベースの IPBX、ビデオ監視、音声およびビデオ会議、音声およびデータ RF デバイス、RoIP ゲートウェイ、政府機関向けセキュア・デバイス、合法的傍受ソフトウェア、医療用デバイス、組み込みモデム、T.38 ファックス、FoIP などがあります。

Vocal Technologies の詳細については https://www.vocal.com をご覧ください。

VOCAL Technologies, Ltd. からの提供

サードパーティ・サイトを表示

シミュレーション・モデル

C6412 GDK/GNZ IBIS Model

SPRM110.ZIP (109 KB) - IBIS Model

シミュレーション・モデル

C6412 GNZ BSDL Model

SPRM122.ZIP (9 KB) - BSDL Model

シミュレーション・モデル

C6412 GDK BSDL Model

SPRM123.ZIP (9 KB) - BSDL Model

設計ツール

PROCESSORS-3P-SEARCH — Arm-based MPU, arm-based MCU and DSP third-party search tool

TI has partnered with companies to offer a wide range of software, tools, and SOMs using TI processors to accelerate your path to production. Download this search tool to quickly browse our third-party solutions and find the right third-party to meet your needs. The software, tools and modules (...)