トップ

製品の詳細

パラメータ

Function Serializer Signal conditioning De-Emphasis EMI reduction VOD Control, SSC Compatible Rating Catalog Operating temperature range (C) -40 to 85 open-in-new その他の ディスプレイ用 SerDes

パッケージ|ピン|サイズ

WQFN (RHS) 48 49 mm² 7 x 7 open-in-new その他の ディスプレイ用 SerDes

特長

  • 24ビット・データ、3ビット制御、10~75MHzクロック
  • ACカップリングされたSTP相互接続ケーブル(最大10m)
  • シリアライザおよびデシリアライザにターミネーションを内蔵
  • At-SpeedリンクBISTモードおよびレポート・ピン
  • (オプション) I2C互換のシリアル制御バス
  • パワーダウン・モードにより消費電力を最小化
  • 1.8Vまたは3.3V互換のLVCMOS I/Oインターフェイス
  • –40°C~85°Cの温度範囲
  • HBM 8kV超
  • シリアライザ(DS92LV2421)
    • EMIを低減するデータ・スクランブラ
    • ACカップリング用のDCバランス・エンコーダ
    • 選択可能な出力VODと調整可能な
      ディエンファシス
  • デシリアライザ(DS92LV2422)
    • 高速なランダムデータ・ロック、リファレンス・クロック不要
    • 入力レシーバのイコライゼーションを調整可能
    • LOCK (リアルタイム・リンク・ステータス)レポート・ピン
    • 出力パラレル・バス(SSCG)のEMIを最小化
    • 出力スルーレート制御(OS)

アプリケーション

  • 組み込みのビデオおよびディスプレイ
  • 医療用画像処理および工場自動化
  • オフィス自動化(プリンタおよびスキャナ)
  • セキュリティおよびビデオ監視
  • 汎用データ通信

All trademarks are the property of their respective owners.

open-in-new その他の ディスプレイ用 SerDes

概要

DS92LV242xチップセットは、パラレルの24ビットLVCMOSデータ・インターフェイスを、クロック情報が埋め込まれた単一の高速CMLシリアル・インターフェイスへ変換します。この単一のシリアル・ストリームにより、クロックおよびデータ間のスキューの問題が解消され、コネクタのサイズが小さくなり、24ビット以下のバスをFR-4プリント基板のバックプレーンおよび平衡ケーブルで伝送する相互接続のコストを削減できます。さらに、DS92LV242xチップセットには低速の信号用に3ビットの制御バスも搭載されています。これによって、ピクセルごとに24ビット(RGB)までのビデオおよびディスプレイ・アプリケーションに使用できます。

プログラム可能な転送ディエンファシス、受信のイコライゼーション、オンチップでのスクランブル処理、およびDC平衡化により、損失の多いケーブルやバックプレーンでも長距離の転送が可能になります。DS92LV2422は外部のリファレンス・クロックや特別な同期パターンを必要とせず、受信データへ自動的にロックするため、簡単な操作が可能です。低電圧の差動信号、レシーバのドライブ強度の制御、およびスペクトラム拡散クロック機能を使用することで、EMIが最小限に抑えられます。

DS92LV242xチップセットは、I2Cインターフェイスまたはピン経由でプログラム可能です。At-Speed BIST機能が組み込まれており、リンクの整合性を検証し、システム診断に使用できます。DS92LV2421は48ピンWQFN、DS92LV2422は60ピンWQFNパッケージで提供されます。どちらのデバイスも、産業用温度範囲である–40°C~85°Cの全域で動作します。

open-in-new その他の ディスプレイ用 SerDes
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 10
種類 タイトル 英語版のダウンロード 日付
* データシート DS92LV242x 10MHz~75MHz、24ビット・チャネル・リンクII シリアライザおよびデシリアライザ データシート (Rev. C 翻訳版) 英語版をダウンロード (Rev.C) 2016年 7月 6日
アプリケーション・ノート How to Reduce EMI in LVDS SerDes Designs 2018年 11月 9日
アプリケーション・ノート How to Design LVDS SerDes in Industrial Systems 2018年 7月 16日
技術記事 Applications of Low Voltage Differential Signaling (LVDS) in Multifunction and Industrial Printers 2017年 8月 24日
セレクション・ガイド Analog for Xilinx (R) FPGAs Selection Guide - 2015 2015年 1月 7日
セレクション・ガイド Channel Link SerDes 2013年 11月 6日
アプリケーション・ノート DS15BA101 & DS15EA101 Enable Long Reach Applications for Embedded Clock SER/DES 2013年 4月 29日
ユーザー・ガイド LV24EVK01 Channel Link II Ser/Des Evaluation Kit User Guide 2012年 1月 25日
ユーザー・ガイド Channel Link II Design Guide 2011年 1月 21日
アプリケーション・ノート クロック/制御信号埋め込み型産業機器向けシリアライザ/デシリアライザ 英語版をダウンロード 2010年 10月 20日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$399.00
概要

The LV24EVK01 is an evaluation kit designed to demonstrate performance and capabilities of the DS92LV2421 and DS92LV2422 Channel Link II Serializer/Deserializer chipset.

The DS92LV2421 serializer board accepts LVCMOS input signals and provides a single serialized Channel Link II CML data pair as an (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNLM126.ZIP (74 KB) - IBIS Model
シミュレーション・ツール ダウンロード

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
WQFN (RHS) 48 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

Channel Link II & III SerDes for Imaging & Displays

TI's new Channel Link Ser/Des families combine high-speed video, clock, and bi-directional control signals over a single twisted wire pair.

投稿日: 06-Mar-2012
時間: 05:31

See TI's Channel Link Ser/Des

関連ビデオ