割り込み出力と構成レジスタ搭載、リモート 8 ビット I2C/SMBus 低消費電力 I/O エクスパンダ
製品の詳細
パラメータ
パッケージ|ピン|サイズ
特長
- Low Standby Current Consumption of 1 μA Max
- I2C to Parallel Port Expander
- Operating Power-Supply Voltage Range of 2.3 V to 5.5 V
- 5-V Tolerant I/O Ports
- 400-kHz Fast I2C Bus
- Three Hardware Address Pins Allow for Use of up to Eight Devices on I2C/SMBus
- Lower-Voltage Higher-Performance Migration Path for PCA9556
- Input/Output Configuration Register
- Polarity Inversion Register
- Active-Low Reset Input
- Internal Power-On Reset
- High-Impedance Open Drain on P0
- Power Up With All Channels Configured as Inputs
- No Glitch on Power Up
- Noise Filter on SCL/SDA Inputs
- Latched Outputs With High Current Drive Maximum Capability for Directly Driving LEDs
- Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
- ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)
All trademarks are the property of their respective owners.
概要
This 8-bit I/O expander for the two-line bidirectional bus (I2C) is designed for 2.3-V to 5.5-V VCC operation. The device provides general-purpose remote I/O expansion for most microcontroller families via the I2C interface [serial clock (SCL) and serial data (SDA)].
The PCA9557 consists of one 8-bit configuration (input or output selection), input port, output port, and polarity inversion (active-high) registers. At power on, the I/Os are configured as inputs. However, the system master can enable the I/Os as either inputs or outputs by writing to the I/O configuration bits. The data for each input or output is kept in the corresponding input or output register. The polarity of the input port register can be inverted with the polarity inversion register. All registers can be read by the system master.
The device outputs (latched) have high-current drive capability for directly driving LEDs. The device has low current consumption.
The system master can reset the PCA9557 in the event of a timeout or other improper operation by asserting a low in the active-low reset (RESET) input. The power-on reset puts the registers in their default state and initializes the I2C/SMBus state machine. Asserting RESET causes the same reset/initialization to occur without depowering the part.
Three hardware pins (A0, A1, and A2) are used to program and vary the fixed I2C address, allowing up to eight devices to share the same I2C bus or SMBus.
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |
---|---|---|---|---|
* | データシート | Remote 8-Bit I2C and SMBus Low-Power I/O Expander データシート | 2014年 6月 12日 | |
アプリケーション・ノート | I2C Dynamic Addressing | 2019年 4月 25日 | ||
セレクション・ガイド | Logic Guide | 2017年 6月 12日 | ||
アプリケーション・ノート | AR without a name | 2016年 9月 7日 | ||
アプリケーション・ノート | Understanding and Interpreting Standard-Logic Data Sheets | 2015年 12月 2日 | ||
アプリケーション・ノート | Understanding the I2C Bus | 2015年 6月 30日 | ||
アプリケーション・ノート | Maximum Allowed Frequency on I2C Bus Using Repeaters | 2015年 5月 15日 | ||
アプリケーション・ノート | I2C Bus Pull-Up Resistor Calculation | 2015年 2月 13日 | ||
セレクション・ガイド | ロジック・ガイド (Rev. AA 翻訳版) | 最新の英語版をダウンロード (Rev.AB) | 2014年 11月 6日 | |
アプリケーション・ノート | Programming Fun Lights With TI's TCA6507 | 2007年 11月 30日 | ||
アプリケーション・ノート | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 |
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。設計ツールとシミュレーション
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。
設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。
事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。
PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。
開発の開始
- PSpice for TI シミュレータへのアクセスの申請
- ダウンロードとインストール
- シミュレーション方法説明ビデオのご視聴
特長
- Cadence の PSpice テクノロジーを活用
- デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
- 動的更新により、最新のデバイス・モデルに確実にアクセス可能
- 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
- 複数製品の同時分析をサポート
- OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
- オフライン作業が可能
- 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
- 自動的な測定と後処理
- モンテカルロ分析法
- ワーストケース分析
- 熱解析
特長
- GUI ベースの Web アプリケーション
- エクスポート可能な設計
- JSON ファイル・アップローダー
- 部品表 (BOM) 生成機能
リファレンス・デザイン
も集積されています。
設計ファイル
-
download TIDA-00821 BOM.pdf (70KB) -
download TIDA-00821 PCB.pdf (7224KB) -
download TIDA-00821 Assembly Drawing .pdf (1453KB) -
download TIDA-00821 CAD Files.zip (4147KB) -
download TIDA-00821 Manufacturing File .zip (7563KB) -
download TIDA-00821 Gerber .zip (1641KB)
CAD/CAE シンボル
パッケージ | ピン数 | ダウンロード |
---|---|---|
SOIC (D) | 16 | オプションの表示 |
SSOP (DB) | 16 | オプションの表示 |
TSSOP (PW) | 16 | オプションの表示 |
TVSOP (DGV) | 16 | オプションの表示 |
VQFN (RGV) | 16 | オプションの表示 |
VQFN (RGY) | 16 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating/ リフローピーク温度
- MTBF/FIT の推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果
おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。