LM3524D

アクティブ

40V、0.2A、350kHz PWM コントローラ

製品の詳細

Topology Full-Bridge, Duty cycle (Max) (%) 90 Supply voltage (Max) (V) 40 UVLO thresholds on/off (V) Features Adjustable Switching Frequency, Error Amplifier, Multi-topology, Synchronization Pin Operating temperature range (C) 0 to 125 Rating Catalog Frequency (Max) (kHz) 350 Gate drive (Typ) (A) 0.2
Topology Full-Bridge, Duty cycle (Max) (%) 90 Supply voltage (Max) (V) 40 UVLO thresholds on/off (V) Features Adjustable Switching Frequency, Error Amplifier, Multi-topology, Synchronization Pin Operating temperature range (C) 0 to 125 Rating Catalog Frequency (Max) (kHz) 350 Gate drive (Typ) (A) 0.2
SOIC (D) 16 59 mm² 9.9 x 6

  • Fully interchangeable with standard LM3524 family
  • ±1% precision 5V reference with thermal shut-down
  • Output current to 200 mA DC
  • 60V output capability
  • Wide common mode input range for error-amp
  • One pulse per period (noise suppression)
  • Improved max. duty cycle at high frequencies
  • Double pulse suppression
  • Synchronize through pin 3

  • Fully interchangeable with standard LM3524 family
  • ±1% precision 5V reference with thermal shut-down
  • Output current to 200 mA DC
  • 60V output capability
  • Wide common mode input range for error-amp
  • One pulse per period (noise suppression)
  • Improved max. duty cycle at high frequencies
  • Double pulse suppression
  • Synchronize through pin 3

  • The LM3524D family is an improved version of the industry standard LM3524. It has improved specifications and additional features yet is pin for pin compatible with existing 3524 families. New features reduce the need for additional external circuitry often required in the original version.

    The LM3524D has a ±1% precision 5V reference. The current carrying capability of the output drive transistors has been raised to 200 mA while reducing VCEsat and increasing VCE breakdown to 60V. The common mode voltage range of the error-amp has been raised to 5.5V to eliminate the need for a resistive divider from the 5V reference.

    In the LM3524D the circuit bias line has been isolated from the shut-down pin. This prevents the oscillator pulse amplitude and frequency from being disturbed by shut-down. Also at high frequencies (≃300 kHz) the max. duty cycle per output has been improved to 44% compared to 35% max. duty cycle in other 3524s.

    In addition, the LM3524D can now be synchronized externally, through pin 3. Also a latch has been added to insure one pulse per period even in noisy environments. The LM3524D includes double pulse suppression logic that insures when a shut-down condition is removed the state of the T-flip-flop will change only after the first clock pulse has arrived. This feature prevents the same output from being pulsed twice in a row, thus reducing the possibility of core saturation in push-pull designs.


    The LM3524D family is an improved version of the industry standard LM3524. It has improved specifications and additional features yet is pin for pin compatible with existing 3524 families. New features reduce the need for additional external circuitry often required in the original version.

    The LM3524D has a ±1% precision 5V reference. The current carrying capability of the output drive transistors has been raised to 200 mA while reducing VCEsat and increasing VCE breakdown to 60V. The common mode voltage range of the error-amp has been raised to 5.5V to eliminate the need for a resistive divider from the 5V reference.

    In the LM3524D the circuit bias line has been isolated from the shut-down pin. This prevents the oscillator pulse amplitude and frequency from being disturbed by shut-down. Also at high frequencies (≃300 kHz) the max. duty cycle per output has been improved to 44% compared to 35% max. duty cycle in other 3524s.

    In addition, the LM3524D can now be synchronized externally, through pin 3. Also a latch has been added to insure one pulse per period even in noisy environments. The LM3524D includes double pulse suppression logic that insures when a shut-down condition is removed the state of the T-flip-flop will change only after the first clock pulse has arrived. This feature prevents the same output from being pulsed twice in a row, thus reducing the possibility of core saturation in push-pull designs.


    ダウンロード

    技術資料

    star = TI が選択したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
    8 資料すべて表示
    種類 タイトル 英語版のダウンロード 日付
    * データシート LM2524D/LM3524D Regulating Pulse Width Modulator (jp) データシート (Rev. D 翻訳版) 最新の英語版をダウンロード (Rev.E) 2008年 5月 2日
    アプリケーション・ノート AN-288 System-Oriented DC-DC Conversion Techniques (Rev. B) 2013年 5月 6日
    アプリケーション・ノート AN-715 LM385 Feedback Provides Regulator Isolation (Rev. A) 2013年 5月 6日
    アプリケーション・ノート AN-694 A DMOS 3A, 55V, H-Bridge: The LMD18200 (Rev. C) 2013年 4月 26日
    アプリケーション・ノート AN-272 Op Amp Booster Designs (Rev. B) 2013年 4月 23日
    アプリケーション・ノート Applications of the LM3524 Pulse Width Modulator (Rev. B) 2013年 4月 23日
    その他の技術資料 Die D/S LM3524D MDC Regulating Pulse Width Modulator 2012年 9月 25日
    アプリケーション・ノート Application Note 694 A DMOS 3A, 55V, H-Bridge: The LMD18200 (jp) 2004年 5月 1日

    設計と開発

    追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

    計算ツール

    FLYBUCK-FLYBACK-DESIGN-CALC — Fly-Buck / フライバック・トポロジー・セレクタ

    This tool helps a power supply engineer to select the right isolated DC-DC topology based on the specifications. Depending on the topology chosen, the calculator also recommends the right IC for the design.
    パッケージ ピン数 ダウンロード
    PDIP (NFG) 16 オプションの表示
    SOIC (D) 16 オプションの表示

    購入と品質

    含まれる情報:
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL rating/ リフローピーク温度
    • MTBF/FIT の推定値
    • 原材料組成
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果

    おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

    サポートとトレーニング

    TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

    TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

    ビデオ