DDR-II 終端レギュレータ




DDR memory type DDR2 Control mode Iout VTT (Max) (A) 0.5 Iq (Typ) (mA) 0.32 Output VREF, VTT Vin (Min) (V) 1.8 Vin (Max) (V) 5.5 Features Shutdown Pin for S3 Rating Catalog Operating temperature range (C) 0 to 125 open-in-new その他の DDR メモリ向け電源 IC


HSOIC (DDA) 8 19 mm² 4.9 x 3.9 SOIC (D) 8 19 mm² 4.9 x 3.9 open-in-new その他の DDR メモリ向け電源 IC


  • Source and Sink Current
  • Low Output Voltage Offset
  • No External Resistors Required
  • Linear Topology
  • Suspend to Ram (STR) Functionality
  • Low External Component Count
  • Thermal Shutdown
  • Available in SOIC-8, SO PowerPAD-8 Packages

All trademarks are the property of their respective owners.

open-in-new その他の DDR メモリ向け電源 IC


The LP2997 linear regulator is designed to meet the JEDEC SSTL-18 specifications for termination of DDR-II memory. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 500mA continuous current and transient peaks up to 900mA in the application as required for DDR-II SDRAM termination. The LP2997 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DIMMs.

An additional feature found on the LP2997 is an active low shutdown (SD) pin that provides Suspend To RAM (STR) functionality. When SD is pulled low the VTT output will tri-state providing a high impedance output, but, VREF will remain active. A power savings advantage can be obtained in this mode through lower quiescent current.

open-in-new その他の DDR メモリ向け電源 IC
open-in-new 製品の比較
LP2996-N アクティブ シャットダウン・ピン採用、DDR2 向け、1.5A DDR 終端レギュレータ DDR-I And DDR-II Linear Termination Regulator


= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 5
種類 タイトル 英語版のダウンロード 日付
* データシート LP2997 DDR-II Termination Regulator データシート 2013年 4月 4日
アプリケーション・ノート Limiting DDR Termination Regulators’ Inrush Current 2016年 8月 23日
技術記事 Automotive electronics design made easy 2013年 7月 18日
技術記事 John discusses benefits of LEDs in automobiles 2013年 7月 16日
アプリケーション・ノート AN-1254 DDR-SDRAM Termination Simplified Using a Linear Regulator 2013年 5月 6日




シミュレーション・モデル ダウンロード
SNVMAH7.ZIP (70 KB) - PSpice Model
シミュレーション・モデル ダウンロード
SNVMAH8.ZIP (4 KB) - PSpice Model


リファレンス・デザイン ダウンロード
TIDA-010011 — This reference design showcases various power architectures for generating multiple voltage rails for an application processor module, requiring >1A load current and high efficiency . The required power supply is generated using 5-, 12- or 24-V DC input from the backplane. Power supplies are (...)
document-generic 回路

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
SO PowerPAD (DDA) 8 オプションの表示
SOIC (D) 8 オプションの表示


おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。


TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。


TI のトレーニングとビデオをすべて表示