トップ

製品の詳細

パラメータ

DDR memory type DDR, DDR2, DDR3, DDR3L, LPDDR3 Control mode S3, S5 Iout VTT (Max) (A) 3 Iq (Typ) (mA) 0.5 Output VREF, VTT Vin (Min) (V) 1.2 Vin (Max) (V) 3.6 Features S3/S5 Support Rating Catalog Operating temperature range (C) -40 to 85 open-in-new その他の DDR メモリ向け電源 IC

パッケージ|ピン|サイズ

HVSSOP (DGQ) 10 9 mm² 3 x 3 open-in-new その他の DDR メモリ向け電源 IC

特長

  • 入力電圧範囲 : 4.75V~5.25V
  • VLDOIN電圧範囲 : 1.2V~3.6V
  • ドループ補償付3Aシンク/ソース・レギュレータ
  • 最小出力容量20μF(セラミックコンデンサ)
  • サスペンド時ハイ・インピーダンス(S3)およびソフ ト・オフ(S5)に対応
  • 1.2V入力(VLODIN)による消費電力低減可能
  • 1/2分圧抵抗内蔵(VT TREF)
  • リモート・センシング端子(VT TSNS)
  • 精度±20mV(VTT/ VTTREF)
  • 10mAバッファ付基準電圧(VT TREF)
  • ソフトスタート、UVLO、OCL機能内蔵
  • サーマル・シャットダウン機能
  • JEDEC規格準拠
  • APPLICATIONS
    • DDR /DDR2 メモリのターミネーション電源
    • SSTL-2、SSTL-18、HSTLのターミネーション電源

SWIFT、PowerPAD、SpActおよびBurr-Brownは、テキサス・インスツルメンツの商標です。

open-in-new その他の DDR メモリ向け電源 IC

概要

TPS51100は、3Aのシンク/ソース・トラッッキング・ターミネー ション・レギュレータです。本製品は外付け部品点数が少なく、 小型、低コストが要求されるシステムに最適です。

TPS51100は出力容量としてわずか20µF(2 × 10µF)のセラミッ クコンデンサを用いるだけで高速な過渡応答を実現します。 TPS51100はリモート・センシング機能およびJEDEC規格による DDR/DDR2メモリのVTTバス・ターミネーション電源に必要とさ れる全ての機能に対応しています。さらに、S3状態(RAMへのサ スペンド)ではVTT出力をハイ・インピーダンスに、S5状態(ディ スクへのサスペンド)ではVTTとVTTREFを放電してオフ(ソフ ト・オフ)するスリープ・ステート・コントロール機能を内蔵してい ます。パッケージは熱効率の良い10ピンMSOP PowerPAD™を使 用し、動作温度範囲–40°C~85°Cで電気的特性を規定しています。

open-in-new その他の DDR メモリ向け電源 IC
ダウンロード

技術資料

star = TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 7
種類 タイトル 英語版のダウンロード 日付
* データシート 3Aシンク/ソース DDR ターミネーション・レギュレータ データシート 最新の英語版をダウンロード (Rev.E) 2006年 11月 6日
アプリケーション・ノート LDO Noise Demystified (Rev. B) 2020年 8月 18日
アプリケーション・ノート DDR VTT Power Solutions: A Competitive Analysis (Rev. A) 2020年 7月 9日
セレクション・ガイド 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) 英語版をダウンロード (Rev.R) 2018年 9月 13日
アプリケーション・ノート LDO PSRR Measurement Simplified (Rev. A) 2017年 8月 9日
技術記事 Embedded Computers with TI Power in a myriad of applications 2010年 5月 15日
ユーザー・ガイド Using the TPS51100 2004年 7月 13日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボード ダウンロード
document-generic ユーザー・ガイド
49
概要

The TPS51116EVM evaluation module (EVM) is a dual-output converter for DDR and DDRII memory modules. It uses a 10 A synchronous buck converter to provide the core voltage (VDDQ) for DDR memory modules. The EVM is designed to use a 4.5 V to 28 V supply voltage and a 4.75 V to (...)

特長
  • Up to 85% efficiency on the VDDQ switching regulator output
  • Dual switching regulator / LDO output for both DDR core and termination voltages
  • ± 3 A sink/source termination voltage LDO regulator
  • 10 mA termination reference voltage for DDR input reference
  • User selectable DDR and DDRII or externally referenced (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SLVC176.ZIP (473 KB) - PSpice Model
シミュレーション・モデル ダウンロード
SLVC177A.ZIP (217 KB) - TINA-TI Reference Design
シミュレーション・モデル ダウンロード
SLVC203.ZIP (217 KB) - TINA-TI Reference Design
シミュレーション・モデル ダウンロード
SLVC204.ZIP (7 KB) - TINA-TI Spice Model
シミュレーション・モデル ダウンロード
SLVC205.ZIP (7 KB) - TINA-TI Spice Model
シミュレーション・モデル ダウンロード
SLVC206.ZIP (216 KB) - TINA-TI Reference Design

リファレンス・デザイン

リファレンス・デザイン ダウンロード
Intel Atom E6xx Tunnel Creek 向け同期整流降圧(1.8V@5A)
PMP5855 — PMP5855 は、安定化された 12V(8V ~ 14V)バスを使用し、Atom E6xx Tunnel Creek の電源システムとして 10 の安定化出力を順に供給するように設計されています。PMP5855 は、Atom E6xx CPU と GPU Vcore 用のレギュレータである TPS59610 を示すとともに、これらの静特性と動特性を評価するための多数のテスト・ポイントを提供する目的で専用設計されたものです。PMP5855 は、ホットスワップ保護機能を実現し、入力 OR を実施します。

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
HVSSOP (DGQ) 10 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ