3A Sink/Source DDR ターミネーション レギュレータ、DDR2、DDR3、DDR3L および DDR4 用 VTTREF バッファ リファレンス搭載

トップ

製品の詳細

パラメータ

DDR memory type DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3 Control mode D-CAP, S3, S4/S5 Iout VTT (Max) (A) 3 Iq (Typ) (mA) 0.5 Output VREF, VTT Vin (Min) (V) 1.1 Vin (Max) (V) 3.5 Features S3/S5 Support Rating Catalog Operating temperature range (C) -40 to 85 open-in-new その他の DDR メモリ向け電源 IC

パッケージ|ピン|サイズ

VSON (DRC) 10 9 mm² 3 x 3 VSON (DRC) 10 9 mm² 3.00 x 3.00 open-in-new その他の DDR メモリ向け電源 IC

特長

  • 入力電圧: 2.5Vレールと3.3Vレールをサポート
  • VLDOIN電圧範囲: 1.1V~3.5V
  • シンク/ソース終端レギュレータにドループ補正を内蔵
  • メモリ終端アプリケーション(DDR)に必要な最低出力容量20µF (通常は3×10µF MLCC)
  • PGOODによる出力レギュレーション監視
  • EN入力
  • REFIN入力により、直接または分圧抵抗経由で入力を柔軟にトラッキング可能
  • リモート・センシング(VOSNS)
  • ±10mAのバッファ付きリファレンス(REFOUT)
  • ソフトスタート、UVLO、OCLを内蔵
  • サーマル・シャットダウン
  • DDR、DDR2、DDR3、DDR3L、低消費電力DDR3、DDR4 VTTに対応
  • サーマル・パッド付き10ピンVSONパッケージ

All trademarks are the property of their respective owners.

open-in-new その他の DDR メモリ向け電源 IC

概要

TPS51200デバイスは、シンクおよびソースのダブル・データ・レート(DDR)終端レギュレータで、容積が主要な考慮事項である低入力電圧、低コスト、低ノイズのシステムに特化して設計されています。

TPS51200は高速な過渡応答を維持し、必要な最小出力容量はわずか20µFです。TPS51200はリモート・センシング機能をサポートし、DDR、DDR2、DDR3、DDR3L、低消費電力DDR3、DDR4 VTTのすべてのバス終端電力要件に対応しています。

さらに、TPS51200は出力レギュレーションを監視するためのオープン・ドレインPGOOD信号と、S3 (RAMへのサスペンド)時にVTTを放電するため使用可能なEN信号を、DDRアプリケーションに供給します。

デバイスは熱効率の高い10ピンのVSONサーマル・パッド・パッケージで供給され、グリーンおよび鉛フリーの両方の基準を満たしています。温度定格は-40℃~+85℃です。

open-in-new その他の DDR メモリ向け電源 IC
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 34
種類 タイトル 英語版のダウンロード 日付
* データシート TPS51200 シンク/ソースDDR終端レギュレータ データシート (Rev. C 翻訳版) 最新の英語版をダウンロード (Rev.D) 2017年 11月 8日
ソリューション・ガイド TI タブレット・ソリューション (Rev. D 翻訳版) 2020年 5月 19日
アプリケーション・ノート Non-isolated point-of-load solutions for VR13.HC in rack server &datacenter apps 2019年 3月 5日
セレクション・ガイド 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) 英語版をダウンロード (Rev.R) 2018年 9月 13日
アプリケーション・ノート DDR VTT Power Solution Competitive Analyses 2018年 4月 27日
アプリケーション・ノート LDO Noise Demystified 2017年 8月 9日
アプリケーション・ノート LDO PSRR Measurement Simplified 2017年 8月 9日
セレクション・ガイド TI Components for Aerospace and Defense Guide 2017年 3月 22日
セレクション・ガイド パワー・マネージメント セレクション・ガイド 2016 (Rev. Q 翻訳版) 最新の英語版をダウンロード (Rev.R) 2016年 9月 14日
ユーザー・ガイド TI Power Reference Design for Xilinx(R) Virtex(R)-7 (VC709) 2014年 12月 16日
ユーザー・ガイド TI Power Reference Design for Xilinx® Kintex®-7 (KC705) 2014年 12月 16日
ユーザー・ガイド TI Power Reference Design for Xilinx® Zynq 7000 (ZC702) 2014年 12月 16日
技術記事 A New Understanding: Blast Motion redefines movement, tracking and training for athletes. 2014年 8月 6日
技術記事 Improving Fly-Buck Regulation Using Opto (Part-1) 2014年 7月 15日
技術記事 Altium and WEBENCH – together at last 2014年 7月 12日
技術記事 Using telemetry in point-of-load applications 2014年 6月 24日
ユーザー・ガイド PMP7977 Test Results [Power Reference Design for Xilinx(TM) Artix(TM)-7] 2014年 6月 11日
セレクション・ガイド Power, Interface and Clock Solutions for the TED Spartan-6 FPGA 2014年 5月 29日
ユーザー・ガイド TI Power Reference Design for Xilinx® Artix®-7 (AC701) 2014年 5月 12日
ユーザー・ガイド PMP7977 User's Guide 2013年 9月 11日
セレクション・ガイド Power, Interface and Switch Solutions for Micron Memory 2013年 6月 18日
その他の技術資料 Computing DDR DC-DC Power Solutions 2012年 8月 22日
セレクション・ガイド Power Management Solutions Set-Top Box and Digital TV 2012年 4月 18日
その他の技術資料 2010 Intel™ Atom Power System EVM and Support Tools [WMV] 2010年 7月 20日
アプリケーション・ノート Power Ref Design for TMS320C6472, 12-Vin Digital Pwr Cntrlrs, and LDOs 2010年 5月 24日
アプリケーション・ノート 12Vin design using Digital Power Controllers and LDOs (8x C6472) 2010年 4月 28日
アプリケーション・ノート Power two Xilinx 6 LX240 Virtex 6 devices 2010年 4月 20日
アプリケーション・ノート 5V input power design, Integrated FET DCDC Converters (1x C6472) 2010年 3月 31日
アプリケーション・ノート 12V input power design, DCDC Controllers + LDO's for the C6472 2010年 3月 26日
アプリケーション・ノート 12Vin Flexible Power Design using DCDC Controllers and LDOs (8x C6472) 2010年 3月 26日
アプリケーション・ノート 5V input power design, Integrated FET DCDC Converters and Controllers (8x C6472) 2010年 3月 26日
ホワイト・ペーパー Spartan 6 LX150T Modular Solution 2009年 10月 14日
ユーザー・ガイド Virtex 6 LX130T Module design 2009年 8月 27日
ユーザー・ガイド Using the TPS51120 2008年 5月 28日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
$1,146.54
概要
J6Entry, RSP and TDA2E-17 CPU Board EVM is an evaluation platform designed to speed up development efforts and reduce time to market for Infotainment  reconfigurable Digital Cluster or Integrated Digital Cockpit and ADAS applications. The CPU board integrates key peripherals such as parallel (...)
特長
  • 2GB DDR3L
  • LP8733/LP8732 Power Solution
  • On-board eMMC, NAND, NOR
  • USB3, USB2, PCIe, Ethernet, COM8Q, CAN, MLB, MicroSD and HDMI connectors
評価基板 ダウンロード
$2,324.44
概要

The J6Entry/RSP EVM is an evaluation platform designed to speed up development efforts and reduce time to market for applications such as Infotainment, reconfigurable Digital Cluster or Integrated Digital Cockpit.

The main CPU board integrates these key peripherals such as Ethernet or HDMI, while the (...)

特長
  • 10.1" Display with capacitive Touch
  • JAMR3 Radio Tuner Application Board
  • 2GB DDR3L
  • LP8733/LP8732 Power Solution
  • On-board eMMC, NAND, NOR
  • USB3, USB2, PCIe, Ethernet, COM8Q, CAN, MLB, MicroSD and HDMI connectors
評価基板 ダウンロード
document-generic ユーザー・ガイド
$49.00
概要

The TPS51200EVM evaluation board, HPA322A is designed to evaluate the performance and characteristics of TI's cost optimized DDR/DDR2/DDR3/LP DDR3 VTT termination regulator, the TPS51200. The TPS51200 is designed to provide proper termination voltage and a 10-mA buffered reference voltage for DDR (...)

特長
  • Input Voltage: Support 2.5V Rail and 3.3V Rail
  • VLDOIN, VDDQ Voltage Range: 1.2V-2.5V
  • Build-in transient load switches (with both sinking and sourcing capability) to emulate the sink/source transient behavior which helps to evaluate the dynamic performance. For ease of use, both load step and timing of (...)
評価基板 ダウンロード
BeagleBone AI Tool Folder
BeagleBoard.org Foundation からの提供
document-generic ユーザー・ガイド
概要
BeagleBone® AI とは?

実証済み BeagleBoard.org® オープン・ソース Linux アプローチに基づいて、BeagleBone® AI は、小型 SBC と強力な産業用コンピュータのギャップを埋めます。テキサス・インスツルメンツの Sitara™ AM5729 (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SLUM148.TSC (127 KB) - TINA-TI Reference Design
シミュレーション・モデル ダウンロード
SLUM149.ZIP (18 KB) - TINA-TI Spice Model
シミュレーション・モデル ダウンロード
SLUM150.TSC (755 KB) - TINA-TI Reference Design
シミュレーション・モデル ダウンロード
SLUM151.ZIP (17 KB) - TINA-TI Spice Model
シミュレーション・モデル ダウンロード
SLVM068A.ZIP (38 KB) - PSpice Model
シミュレーション・モデル ダウンロード
SLVM069.ZIP (30 KB) - PSpice Model
部品表(BOM) ダウンロード
SLVR351.PDF (304 KB)
部品表(BOM) ダウンロード
SLVR352.PDF (334 KB)
部品表(BOM) ダウンロード
TIDR156A.PDF (595 KB)
CAD/CAE シンボル ダウンロード
SLVC210.ZIP (1 KB)
PCB レイアウト ダウンロード
TIDU151.PDF (6781 KB)
回路図 ダウンロード
SLVR360.PDF (166 KB)
回路図 ダウンロード
TIDR155A.PDF (598 KB)

リファレンス・デザイン

リファレンス・デザイン ダウンロード
Integrated power supply reference design for NXP iMX 7D processor
TIDA-050034 TIDA-050034 is a fully functional development board combining a TI PMIC, TPS65218DO, with NXP i.MX 7Dual Application Processor.

The hardware design consists of DDR3L SDRAM (2x512MB), 64MB Serial NOR Flash, 8GB eMMC 5.0 iNAND, SD Card interface v3.0, 50 pin LCD Connector for external TFT display (...)

document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
リファレンス・デザイン ダウンロード
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
AM572x 向け OPC UA データ・アクセス・サーバのリファレンス・デザイン
TIDEP0078 — OPC UA は、接続された機械間の相互運用性と通信を実現する Industry 4.0 向け産業用 M2M(マシン・ツー・マシン)プロトコルです。TIDEP0078 は、設計プロジェクトで採用される組込み OPC UA (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
シングル・チップ・ドライブ、産業用通信およびモーター制御用
TIDEP0025 この TI Design は、位置エンコーダとロータリー・エンコーダ向けの HEIDENHAIN EnDat 2.2 規格に基づいて、ハードウェア・インターフェイス・ソリューションを実装します。設計者はこのプラットフォームを活用して、幅広い産業用オートメーション機器でリアルタイム EtherCAT 通信規格を実装することもできます。産業用オートメーション、ファクトリ・オートメーション、産業用通信などのアプリケーションで、小型フットプリントと低消費電力のシングルチップ・ソリューションを実現できます。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.B)
リファレンス・デザイン ダウンロード
保護リレー・プロセッサ・モジュール向け高効率電源アーキテクチャのリファレンス・デザイン
TIDA-010011 — This reference design showcases various power architectures for generating multiple voltage rails for an application processor module, requiring >1A load current and high efficiency . The required power supply is generated using 5-, 12- or 24-V DC input from the backplane. Power supplies are (...)
document-generic 回路
リファレンス・デザイン ダウンロード
Xilinx Zynq® UltraScale+™ ZU2CG−ZU5EV MPSoCs 向け統合型電源のリファレンス・デザイン
TIDA-01480 TIDA-01480 リファレンス・デザインは、Xilinx Zynq UltraScale+(ZU+)ファミリの MPSoC デバイスへの電力供給を目的として設計されたスケーラブルな電源です。このデザインは、標準的な DC 電源から電力を受け入れ、適切に定義された Samtec ソケット端子ストリップ・コネクタを経由して、Xilinx チップセットと DDR メモリのすべてのレールに電力を供給します。

このデザインはスケーラブルであり、サポート対象は、デュアルコア Arm® Cortex®-A53 アプリケーション・プロセッサとデュアルコア ARM Cortex-R5 リアルタイム・プロセッサを搭載した最も基本的な ZU2CG デバイスや、グラフィックス・プロセッシング機能(GPU)を追加した ZUxEG 製品、およびビデオ・コーデック・ユニットと最大 16 基の 16.3Gbps トランシーバ(MGTH)も採用した ZU5EV デバイスです。

document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.B)
リファレンス・デザイン ダウンロード
Xilinx Artix®-7、Spartan®-7、Zynq®-7000 FPGA 向け統合型電源のリファレンス・デザイン
TIDA-050000 このリファレンス・デザインは、Xilinx Artix-7、Spartan-7、Zynq-7000 の各 FPGA ファミリをベースとするデバイスへの電力供給を目的として設計されたスケーラブルな電源です。このデザインは、標準的な DC 電源から電力を受け入れ、適切に定義された Samtec ソケット端子ストリップ・コネクタを経由して、Xilinx チップセットと DDR メモリのすべてのレールに電力を供給します。

このデザインは拡張性があり、サポート対象は、最も基本的なSpartan-7 FPGAデバイスから、マルチギガビット・トランシーバ(MGT)を持つ複雑なArtix-7 FPGA、さらにデュアルコア Arm Cortex-A9 プロセッサです。元のデザインのスケーラブルな特性と、Xilinx デバイス・ファミリ相互間の類似性を活用し、このリファレンス・デザインは Xilinx Zynq UltraScale+ MPSoC 向けの電源である TIDA-01480 リファレンス・デザインをベースにしています。

document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
リファレンス・デザイン ダウンロード
DLP® 構造化光使用、AM572x プロセッサ・ベース 3D マシン・ビジョンのリファレンス・デザイン
TIDEP0076 — The TIDEP0076 3D machine vision design describes an embedded 3D scanner based on the structured light principle. A digital camera along with a Sitara™ AM57xx processor System on Chip (SoC)  is used to capture reflected light patterns from a DLP4500-based projector. Subsquent processing of (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.B)
リファレンス・デザイン ダウンロード
EMI/EMC 準拠、産業用温度、デュアル・ポート・ギガビット・イーサネット、リファレンス・デザイン
TIDA-00204 2 個の産業用グレード DP83867IR ギガビット・イーサネット PHY のほか、 イーサネット MAC やスイッチを集積した Sitara™ ホスト・プロセッサの性能評価を可能にするリファレンス・デザインです。EMI や EMC (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.B)
リファレンス・デザイン ダウンロード
AM57x 上のモンテカルロ・シミュレーション、OpenCL 使用、DSP アクセラレーション用、リファレンス・デザイン
TIDEP0046 TI’s high performance ARM® Cortex®-A15 based AM57x processors also integrate C66x DSPs. These DSPs were designed to handle high signal and data processing tasks that are often required by industrial, automotive and financial applications. The AM57x OpenCL implementation makes it easy (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
電源および熱設計検討事項、TI 製 AM57x プロセッサ使用、リファレンス・デザイン
TIDEP0047 This TI Design (TIDEP0047) is a reference platform based on the AM57x processor and companion TPS659037 power management integrated circuit (PMIC).  This TI Design specifically highlights important power and thermal design considerations and techniques for systems designed with AM57x and (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
ARM MPU、内蔵型 BiSS C マスター・インターフェイス付き
TIDEP0022 PRU-ICSS(産業用通信サブシステム用の BiSS C Master プロトコル)を実装。このリファレンス・デザインは、包括的な資料と、プログラマブル・リアルタイム・ユニット(PRU)用のソース・コードを提供します。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
HIPERFACE DSL Master インターフェイスを統合した ARM MPU、リファレンス・デザイン
TIDEP0035 Implementation of HIPERFACE DSL Master protocol on Industrial Communication Sub-System (PRU-ICSS). The two wire interface allows for integration of position feedback wires into motor cable.  Complete solution consists of AM437x PRU-ICSS firmware and TIDA-00177 transceiver reference design.
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
EnDat 2.2 システム、リファレンス・デザイン
TIDEP0050 The TIDEP0050 TI Design implements the EnDat 2.2 Master protocol stack and hardware interface solution based on the HEIDENHAIN EnDat 2.2 standard for position or rotary encoders. The design is composed of the EnDat 2.2 Master protocol stack, half-duplex communications using RS485 transceivers and (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
サブステーション・オートメーション向け並列冗長プロトコル(PRP)イーサネットのリファレンス・デザイン
TIDEP0054 スマート・グリッド送配電ネットワークのサブステーション・オートメーション機器向けに、高信頼性で低レイテンシのネットワーク通信を実現する TI Design リファレンス・デザインです。 このリファレンス・デザインは、PRU-ICSS を使用して、IEC 62439 の PRP(Parallel Redundancy Protocol、並列冗長性プロトコル)仕様をサポートしています。このソリューションは、FPGA を使用するアプローチに比べて低コストでフレキシビリティと性能が高く、追加コンポーネントなしで、IEC 61850 サポートなどの機能の追加が可能です。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
通信アプリケーション向けリファレンス・デザイン(0.9V@0.5A)
PMP4742 PMP4742.1 は、TPS40210 を使用して、負の入力(-10.8V ~ -13.2V)を受け入れ、正の出力(12V@1A 平均)を供給する反転型昇降圧コンバータです。TPS2420 を使用したホット・スワップ回路は、出力電流を 2A というピーク値に迅速に制限します。
設計ファイル
リファレンス・デザイン ダウンロード
Altera Cyclone V (Cyclone 5) SOC 用電源 (0.75V@0.75A)
PMP8571 — PMP8571 は、Altera 製 Cyclone 5 FPGA 向けに設計されたパワー・ソリューションであり、使いやすさを向上させる目的で内蔵型のインダクタ・パワー・モジュールを使用しています。このデザインでは TPS84621 と TPS84320、さらに TPS51200 を採用し、FPGA に電力を供給する 5 つのレールを生成しています。
設計ファイル
リファレンス・デザイン ダウンロード
Arria V 向けパワー・リファレンス・デザイン
PMP8610 Altera 製 Arria V FPGA 向けのパワー・ソリューション・リファレンス・デザイン。  このソリューションは、Altera 製 Arria V FPGA 向けのパワー・ソリューションを設計する際に使いやすさを向上させる目的で、内蔵型のインダクタ・モジュールを使用しています。  このデザインでは、FPGA で必要とされるシーケンシングも内蔵しています。
document-generic 回路 document-generic ユーザー・ガイド
設計ファイル
リファレンス・デザイン ダウンロード
Altera Cyclone V SoC 電源
PMP9353 このリファレンス・デザインでは、Altera 製 Cyclone V SoC FPGA に電力を供給するために必要とされるすべての電源レールを実装できます。このデザインでは LMZ3 シリーズのモジュールを採用し、FPGA に電力を供給するレールを生成しています。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
Altera® Arria V FPGA 電源
PMP9357 PMP9357 リファレンス・デザインは、Altera 製 Arria V シリーズ FPGA 用の包括的な電源ソリューションです。  このデザインでは、複数の TPS54620 同期整流・降圧コンバータ、複数の LDO、1 つの DDR 終端レギュレータを採用しており、FPGA に電力を供給するために必要とされるすべてのレールを実装できます。   正しいパワー・シーケンシングを実行するために、UCD90120A 電源シーケンサ/モニタを使用しており、I2C による制御が可能です。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
Altera® Stratix® V FPGA 電源ソリューション
PMP9365 PMP9365 リファレンス・デザインでは、Altera 製の Stratix V ファミリの FPGA に電力を供給するために必要とされるすべての電源レールを実装できます。  このデザインでは、複数の LMZ3 シリーズ・モジュール、複数の LDO、1 つの DDR 終端レギュレータを採用しており、FPGA に電力を供給するために必要とされるすべてのレールを実装できます。  また、フレキシブルなパワーアップ/ダウン・シーケンシングを実行する 2 個の LM3880 を採用しています。  このリファレンス・デザインでは、12V 入力を使用します。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
Artix 7 用アナログ・ソリューション
PMP7977 Artix 7 パワー・マネージメント・リファレンス・デザイン・ボードは、パワー・モジュール、リニア・レギュレータ、および PMBus 準拠のシステム・コントローラを使用して、DDR メモリ終端を含む、FPGA で必要になる、すべての必須のコア電圧および補助電圧を供給します。デジタル電源のグラフィカル・ユーザー・インターフェイスを使用して、ボードの電源レールの電圧および電流レベルを監視できます。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
Kintex 7 用アナログ・ソリューション
PMP7978 — Xilinx は、(TI から供給される他のアナログ・ソリューションとともに)Kintex 7 FPGA に電力を供給するパワー・ソリューションのベンダとして TI を選択しました。開発キットで Xilinx が使用しているソリューションの回路図と部品表(BOM)を検索できます。
設計ファイル
リファレンス・デザイン ダウンロード
効率的な OPUS コーデック・ソリューションを実施する TMS320C6657 を使用したリファレンス・デザイン
TIDEP0036 The TIDEP0036 reference design provides an example of the ease of running TI optimized Opus encoder/decoder on the TMS320C6657 device. Since Opus supports a a wide range of bit rates, frame sizes and sampling rates, all with low delay, it has applicability for voice communications, networked audio (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
電源リファレンス・デザイン、Xilinx® Zynq-7000 用
PMP7877 PMP7877 リファレンス・デザインは、Xilinx® Zynq®-7000 シリーズ SoC への電力供給に必要なすべての電源レールを備えています。入力電圧レンジ Vin 10.8V ~ 13.2V に対応し、7 種類の安定化出力を供給します(Vout 1V @ 5A、1.8V @ 2.5A、1.5V @ 6A、3.3V @ 5A、3.3V @ 5A、5V @ 2A、0.75V @ 1A 連続 / 3A ピーク)。このデザインは Xilinx のテストおよび承認済みです。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
Virtex 7 用アナログ・ソリューション
PMP7976 — Xilinx は、(TI から供給される他のアナログ・ソリューションとともに)Virtex 7 FPGA に電力を供給するパワー・ソリューションのベンダとして TI を選択しました。開発キットで Xilinx が使用しているソリューションの回路図と部品表(BOM)を検索できます。
設計ファイル
リファレンス・デザイン ダウンロード
Zynq 用アナログ・ソリューション
PMP7975 — Xilinx は、(TI から供給される他のアナログ・ソリューションとともに)Zynq FPGA に電力を供給するパワー・ソリューションのベンダとして TI を選択しました。開発キットで Xilinx が使用しているソリューションの回路図と部品表(BOM)を検索できます。
設計ファイル
リファレンス・デザイン ダウンロード
Altera® Arria® V GX FPGA パワー・ソリューション
PMP9449 PMP9449 リファレンス・デザインでは、Altera 製の Arria® V GX ファミリの FPGA に電力を供給するために必要とされるすべての電源レールを実装できます。  TPS38600 を活用して、入力電力を監視し、パワーオン・シーケンシングを実現します。  このデザインでは、低コストでフットプリントの小さいディスクリート IC を複数使用し、5V 単一入力の電力供給で動作します。
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
VSON (DRC) 10 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示