インターロック機能搭載、0.5A/1.0A、620V、ハーフブリッジ・ゲート・ドライバ
製品の詳細
パラメータ
パッケージ|ピン|サイズ
特長
- ハイサイドおよびローサイド構成
- 出力インターロックおよび150nsのデッドタイムを備えたデュアル入力
- 最大620Vまで完全動作、HBピンの絶対最大定格700V
- VDD推奨範囲: 10V~20V
- 0.5Aソース、1.0Aシンクのピーク出力電流
- dv/dt耐性: 50V/ns
- HSピンで-11Vまでロジック動作
- 入力における負の電圧許容範囲: -5V
- 大きな負の過渡安全動作領域
- 両方のチャネルでのUVLO保護
- 短い伝搬遅延(標準値140ns)
- 遅延マッチング(標準値8ns)
- ブートストラップ動作用に設計されたフローティング・チャネル
- 低い静止電流
- TTLおよびCMOS互換の入力
- 業界標準のSOIC-8パッケージ
- すべてのパラメータは-40℃~+125℃の温度範囲で規定
All trademarks are the property of their respective owners.
概要
UCC27710は620Vのハイサイドおよびローサイド・ゲート・ドライバで、ソース0.5A、シンク1.0Aの電流能力を持ち、パワーMOSFETやIGBTを駆動するよう設計されています。
推奨VDD動作電圧は、IGBTでは10V~20V、パワーMOSFETでは10V~17Vです。
UCC27710には保護機能が組み込まれており、入力がオープンの状態、または最小入力パルス幅の仕様が満たされていない場合、出力はLOWに保持されます。インターロックおよびデッドタイム機能により、両方の出力が同時にオンになることが防止されます。さらに、このデバイスは10V~20Vの広い範囲のバイアス電源電圧を受け付け、VDDおよびHBの両方のバイアス電源についてUVLO保護を行います。
このデバイスは、TIの最先端の高耐圧デバイス・テクノロジで開発され、堅牢な駆動能力、非常に優れたノイズおよび過渡耐性が特長です。これには、入力における大きな負の電圧の許容、高いdV/dt許容、スイッチ・ノード(HS)における広い負の過渡安全動作領域(NTSOA)、インターロックが含まれます。
このデバイスは、1つのグランド基準チャネル(LO)と1つのフローティング・チャネル(HO)で構成され、ブートストラップまたは絶縁電源で動作するよう設計されています。このデバイスは、伝搬遅延が短く、両方のチャネル間で遅延マッチングが非常に優れています。UCC27710で、各チャネルはそれぞれHIおよびLI入力ピンにより制御されます。
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |
---|---|---|---|---|
* | データシート | UCC27710 620V、0.5A、1.0Aハイサイド、ローサイド・ゲート・ドライバ、インターロック搭載 データシート (Rev. B 翻訳版) | 英語版をダウンロード (Rev.B) | 2019年 7月 1日 |
アプリケーション・ノート | External Gate Resistor Selection Guide | 2020年 2月 28日 | ||
アプリケーション・ノート | Understanding Peak IOH and IOL Currents | 2020年 2月 28日 | ||
その他の技術資料 | Fundamentals of MOSFET and IGBT Gate Driver Circuits (Replaces SLUP169) | 2018年 10月 29日 | ||
技術記事 | How to achieve higher system robustness in DC drives, part 3: minimum input pulse | 2018年 9月 19日 | ||
技術記事 | How to achieve higher system robustness in DC drives, part 2: interlock and deadtime | 2018年 5月 30日 | ||
技術記事 | Boosting efficiency for your solar inverter designs | 2018年 5月 24日 | ||
アプリケーション・ノート | Bootstrap Circuitry Selection for Half Bridge Configurations | 2018年 4月 24日 | ||
技術記事 | How to achieve higher system robustness in DC drives, part 1: negative voltage | 2018年 4月 17日 | ||
ユーザー・ガイド | UCC27710EVM-005 Evaluation Module | 2017年 10月 25日 |
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。ハードウェア開発
概要
特長
- High performance driver with input and output interface.
- Ability to test most data sheet parameters
- Ability to compare performance of various drivers with compatible pinout
設計ツールとシミュレーション
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。
設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。
事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。
PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。
開発の開始
- PSpice for TI シミュレータへのアクセスの申請
- ダウンロードとインストール
- シミュレーション方法説明ビデオのご視聴
特長
- Cadence の PSpice テクノロジーを活用
- デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
- 動的更新により、最新のデバイス・モデルに確実にアクセス可能
- 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
- 複数製品の同時分析をサポート
- OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
- オフライン作業が可能
- 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
- 自動的な測定と後処理
- モンテカルロ分析法
- ワーストケース分析
- 熱解析
CAD/CAE シンボル
パッケージ | ピン数 | ダウンロード |
---|---|---|
SOIC (D) | 8 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating/ リフローピーク温度
- MTBF/FIT の推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果
おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。